Устройство микропрограммного управления

ва 1 ентмо г"ня.,бищмо,ец., йЬЛ О П И С А Н И Е 1 н 449893ИЗОБРЕТЕНИЯ Сна Сове сваСоциалистическихРйсптбдик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ исимое от авт. свидетельства 22) Заявлено 11.01.72 (21) 17370681851) ., Кл. С 061 91 с присоединением заявк осударственный комит Совета Министров ССС оо делам изобретений 32) Приоритетпубликовацо 15,03.74. Бюллетень М ата опубликования описацця 12.08.7 153) У;11 х 681.325(088 ткрьпии) УСТРОЙСТВО МИКРОПРОГРАММНОГО УП РАВЛ ЕН ИЯПредлагаемое изобретение относится к области вычислительной 1 ехцики и может быль применено в устройствах управления цифровых вычислительных машин.Известны устройства микропрограммного управления, содержащие запомицяющие устройства, регистры, дешифратор, элементы задержки, гецератор тактовых импульсов.Целью изобретения является упрощение устройства и повышение его быстродействия.Устройство отличается от известных тем, что в цем имеется только один дешифратор для двух запоминающих устройств, в одном из которых запоминается последовательность адресов микрокомапд, составляющих микропрограмму, а в другом - операциоццые части микрокомацд.Выход одцого разряда первого ЗУ подкъочается к первым входам элементов И измецепия адреса, ко вторым входам которых подключаются выходы разрядов кода операций регистра команд.На чертеже приведена блок-схема предлагаемого устройства.Устройство содержит запоминающее устройство 1, в котором запоминается последовательцость следующих один за другим адресов микрокомацд; запоминающее устройство 2, в котором запоминаются опер ациоппые части микрокомацд; дешифратор 3, расшифровывающий следующий адрес мцкрокомацды; группу логических элсмецпгов ИЛ 11 4, ца входах которых собираешься адресные шины дешпфрлтора 3, отцосгпцнеся к различным ячейкдм 5 первого здпомпцяогцего устройства, выходыкоторых выбирают олпу ячейку во втором злпомицаюгцем устройстве 2; регистр адреса 5, группу элсмсцтов 11 6, через которые передается адрес с регистра 7, для запомцнлцця 10 следующего адреса мцкрокома цды цд регцс градреса 5; элемент задержки 8, гецератор импульсов 9, который управляет передачей следующего адреса мцкрокомацды пз регцстрд 7 в регистр адреса 5, л через элемент задержки 15 8 осуществляет пуск дешифратора 3 и установку в О регистра задержки 7; группу элементов 11 вентилей 10, которые прп помощи специальной элементарной операции, задаваемой разрядом ь первом запоминающем ус 1- 20 ройстве, опрашивают разряды кода операциии измецяют следующий адрес микрокомацды ца регистре 7; регистр команд 11.Предлагаемое устройство работает следующим образом.25 Код операции цз регистра команд передается ца буферный регистр 7. Генератор импульсов передает этот ддрес через группу элемсцтов И цд рсгистр ддрссл 5, д через элемецт задержки 8 осуьцсствляст пуск дешцфратора 30 3 и установку в О буферного регистра 7,По шине дешифратора 3, соответствующей адресу на рсгистре 5 из первого запоминающего устройства, будет выбрана ячейка, в которой записан следующий адрес мнкрокоманды, а через одну из схем ИЛИ из запоминающего устройства 2 - операционная часть данной микрокоманды.Следующий импульс генератора повторит описанную последовательность операций, начиная с передачи следующего адреса микро- команды с буферного регистра 7 на регисзр адреса 5.Если в микропрограммах разных команд встречаются одинаковые последовательности микрокоманд, эта последовательность записывается в первое записывающее ус ройство од"ш раз, а разли шос продолжение этой последовательности обеспечивается специальн ым разрядом (в первом ЗУ), в который записывается 1 в последней ячейке этой последовательнссти, этот разряд обеспечивает следующую элементарную операцию: он опрашивает некоторые разряды кода операций и осуществляет ве;вление в микропрограммах.Разделение адресной и оперативной частсй микрокоманды в первом и втором ЗУ с сохранением возможности одновременного обращения в первое ЗУ непосредственно, а во второе - через логические элементы ИЛИ, значительно сокращает общий объем требуемой микропрограммной памяти и способствует наиболее быстрому получению необходимой для выполнения микропрограммы информации,Ветвление микропрограмм но ходу операции дает возможность использовать одинаовые последовательности адресов, относящиеся к разным микропрограммам, что также значительно сокращает обьем первого запомиа 10 него устропства.Г 1 редмст изобретенияУстройство микропрограммного управления,содержащее два запоминающих устройства, генератор тактовых импульсов, буферный регистр и регистр адреса, дешифратор, элементы И передачи адреса, элементы И изме пения адреса, линию задержки, логическиеэлементы ИЛИ и регистр команд, причем входы первого запоминающего устройства подключены к адресным шинам дешифратора, к потенциальным входам которого под ключены соответственно выходы регистра адреса, а к импульсному входу - через линию задержки, выход генератора тактовых импульсов; причем к единичному и нулевому входам каждого разряда регистра адреса 2 О подключены соотве.секвенцо выходы каждойпары элементов И передачи адреса, первые из входов которых обьединены и подключены к выходу генератора тактовых импульсов, а вторые - к выходам разрядов буферного ре гистра, ко входам которого подключены черезэлементы И изменения адреса выходы регистра команд, группа выходов первого запоминающего устройства, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, но- чО вышения его быстродействия, в нем адресныешины дешнфрагора подсоединены через логические элементы ИЛИ к соответствующим входам второго запоминающего устройства, а выход одного разряда первого запоминающеЗ го устройства подключен к первым входамэлементов И изменения адреса, к двум другим входам которых подключены выходы разрядов кода операций регистра команд.Составитель Ю. Яковлев Тсхред Т. Курилко Корректор Н. Учакина Редактор Б, Нанкина Типография, пр. Сапунова, 2 Заказ 1907/5 Изд. М 1333ЦНИИПИ Государственного комитетапо делам изобретений и Москва, Ж-ЗЗ, Раушская Тираж 624 ПодписноеСовета Министров СССРоткрытийнаб., д. 4,5