413518

Зависимое от авт. свидетельстваЗаявлено 13.Х 11.1971 ( 1724091/18-2 М, Кл, 6 08 с 19/2 осударстеенный комитетСонета Министраа СССРпо делам изооретенийи открытий иоритетубликовано 30,1.1974. Бюллетеньта опубликования описания 31 Т.19 К 621.398:654.94(088,8 Авторизобретения. Г. Каратаев ачвитель ЛЕКТОР АДРЕсНЫХ ГРУПП ИМПУЛЬ я. Вход одно- второго логио выход под- интегрироваренцирования торым входом у блока умножени единен с выходом нта 11 ЛИ, а ег гому входу блока ду блока днффе ого соединен со в ния,яет повысить веро :одирования инфо чить высокую т первому вход вибратора со ческого энсме ключен к дру нпя и ко вхо выход котор блока умножеЭто позвол вильного дек самым обеспе ции. ятность прармацип и тем очность селексхеа льсь осту щим 30 с присоединением заявкиИзобретение очнопульсных сигналовсистемах связи.Известны селекторы ядерных групп импульсов, содержащие линии задержки, двухвходовые и многовходовые схемы совпадения, логические элементы 1 ЛЛИ, блоки вычитания, суммирования, умножения, дифференцирования, интегрирования и одновибратор, Однако в известных устройствах при условии переменной длительности импульсов велика вероятность ложной селекции адреса, Это приводит к ошибкам в регистрации информации и тем самым отрицательно сказывается на точности селекции известных устройств.Предложенное устройство отличается тем, что в нем выходы первой и второй линий за. держки соединены со входами соответствующих многовходовых схем совпадения, выходы которых подключены ко входам логических элементов ИЛИ и блока вычитания, вход третьей линии задержки соединен с выходом первого логического элемента ИЛИ, а ее выходы подключены к первым входам двухвходовых схем совпадения, вторые входы кочорых соединены с выходом блока вычитания, вход блока суммирования подключен к выходам двухвходовых схем совпадения, а его выход соединен с одним из входов блока интегрирования, выход которого подключен к сится к радиоприему пм в асинхронных адресны. На чертеже представлена блок-схема предложенного устройства.Устройство содержит линии задержки 1 - 3,двухвходовые схемы совпадения 4 в 7, многовходовые схемы совпадения 8, 9, блок умножения 10, логические элементы 11 Л 11 11,12, блок вычитания 13, блок дифференцирования 14, одновибратор 15, блок интегрирования 16, блок суммирования 17,Работает предложенный селектор следующим образом.Импульсы адреса еднницы и нуля поступают на декодер единицы, состоящий излинии задержки 1 и схемы совпадения 9, идекодер нуля, состоящий нз лишш задержки 2 и схемы совпадени 8, С выходовсовпадения 9 н 8 декодированные импучерез логический элемент 11 Л 11 11 ппают на линию задержки 3 с равностояотводами, интервалы между которымп равны интервалу выдачи двоичной цифровой ипфорх 1 ацР 1 и. Таким Оорязоъ, пя Отводах липии задержки 3 в момент прихода адресной группы едппицы или нуля существуо дскодироваыс импульсы единицы пли нуля, припятыс в предыдущие цочспты времени,Тяк кяк трсхимпульсцые ядреспыс группь единицы п пуля формируются одним передатчиком, проходят по одной и то же трассе распрострацеппя и используют для образования адресой группы трехимпульспый адресцьш код, то на выходах соответствующих декодеров и ца отводах линии задержки 3 оцп имеют одинаковую форму.Декодированцьш импульс нуля вычитается из дскодпрованцого импульса единицы в блоке вычитания 13. Результат вычитания псремножается па схемах совпадения 4 7 с предыдущими декодироваипыми импульсами нуля и единицы, существующими на отводах линии задержки 3, Результаты перемножения с выходов схем совпядсп 11 я 4 - 7 через блок суммирования 17 поступают па вход блока интегрирования 16, запускаемого импульсом с выхода одповибряторя 15 и иитсгрируощсго входной сигнал в тсчспис времеви, равного длительности этого импульса,Одповибратор 15 запускается первым из прошедших па выход свосгодскодера импульсом сдипицы или нуля. Длительность генерируемого импульса выбирается такой, чтобы успели пропптегрироваться все импульсы, снимаемые с выходов схем совпадения 4 - ,Результат интегрирования поступает на блок умножения 10, откуда считывается положительным импульсом с выхода блока дифференцирования 14, возникающим в момент окончания импульса, генерируемого одиовибратором 15. Если дскодированный импульс единицы наиболее коррелирован с ранее декодированцыми ичпульсами пулей и едипиц, сшествующихи пя рявпоотстоящих Отводах линии задержки 3, то на выходе блока умножения 10 в моцспт считывания будет положительный импульс. В случае жс иаиболь шей корреляции с предыдущими импульсамицуг 1 па выходе блока учножсши 10 в цомспт отсчета будет отрпцательньш импульс.Таким образом знак импульса на выходыблока умножения 10 позвол,ет принять пра гплыое решение о передававшейся цифровойинформации. Предмет изобретения15Селектор адресных групп импульсов, содержащий линии задержки, двухвходовыс и мпоговходовые схечы совпадения, логические злсме 1 Ры ИЛИ, блоки вычитания, сучмиро вация, умножения, дпфферепцпроваиия, интегрирования и одповибратор, о т л и ч а о щ и йс я тем, что, с цельио повышения точности селекции, в нем выходы первой и второй линий задержки соедииеы со входами соответст вуюших многовходош 1 х схем совпадения, выХОДЫ КООРЫХ ПОДКЛ 10 ЧСИЫ Ко ВХОДЯМ ЛОГИЧЕ- ских элементов ИЛИ и блока вычитания, вход третьей лицин задержки сосдипсп с выходом первого логического элемента ИЛИ, ЗО а сс ияходы подключены к первым входамдвухвходовых схец совпадения, вторыс входы которых соедшсны с выходом блока вычитания, вход блока суммирования подключен к ш подам двухвходовых схем совпадения, а 35 его ыход соединен с одпим из входов блокаипсгриювапи 11, выход которого подключен к первому входу блока уцпожепия, вход одновибраоря соединен с выходом второго логического элемента ИЛИ, а его выход под ключен к другому входу блока интегрироваци: и ко входу блока дифференцирования, выход которого соединен со вторыч входом блока умножения.Составитель Л. Морозовактор В, Левятов Текред А, Камышникова Корректор Т. Гревцова ПодпнсноСР каз 1258/13Ц 11 ИИПИ Го пография, пр. Сапунова, 2 Изд1247рственного комитета делам нзобретешьйсква, )К, Раушска Тираня 6"4овета Мшшстрооткрытийнаб., 415