412619

,тс412619 ОП ИСАН И Е ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 10,7.1971 ( 165436618-24) М. Кл. С 08 с 1928 присоединением заявкикомитетав СССРетенвйЙ ГосударственноСовета Министроо делам изои открыти иоритет Опубликовано 25.11974, Бюллетень3Дата опубликования описания 29.1 Ч.1974 УДК 621.398(088.8 Авторыизобретения. С. Карамов и Ю, Б. Русацо витель АДАПТИВНЬ 1 Й КОММУТАТОР СИСТЕ ЕЛ ЕИЗМЕРЕНИ телеизме тивцости Изобретение относится к телемеханике и может быть применено в цифровых радиотелеметрических системах с кодовым разделением каналов.Известны адаптивные коммутаторы системы телеизмерений, содержащие логическую схему выбора каналов, синхронизатор, последовательно соединенные схемы статической и динамической памяти адресов каналов и диодной матрицы, выходы которой подключены ко входам ключей, схемы ИЛИ и анализаторов активности измеряемых параметров, а другие входы ключей и анализаторов активности измеряемых параметров подключены к датчикам. Однако в известных устройствах сложная аппаратурная реализация,Цель изобретения - упрощение устройства и повышение надежности его работы,Для этого в устройство введены схемы И, одни из входов которых через логическую схему выбора каналов подключены к выходу анализаторов активности измеряемых параметров, другие - к выходам синхронизатора, а выходы соединены со входами схемы статической памяти адресов каналов.На чертеже показана блок-схема предлагаемого устройства.Адаптивный коммутатор системырсций состоит из анализаторов ак измеряемых параметров 1, логической схемывыбора каналов 2, которая содержит схемысовпадения 3, схемы ИЛИ 4 и каскадыацтисовпадепия 5, схем И 6, статической 75 и динамической 8 схем памяти адресов каналов, диодцой матрицы 9, ключейО, схемыИЛИ 11.Устройство работает следующим образом.1-1 апряжеция с датчиков поступают на соот 10 ветствующие входы адаптивного коммутатора. Эти напряжения непрерывно анализируются анализаторами активности 1. Анализаторы активности выполняют неравномерную дискретизацию непрерывных сообщений15 по выбранному алгоритму. В соответствующие моменты времеци, в зависимости отактивности измеряемых процессов, выбранного алгоритма и погрешности восстановления,анализаторы активности 1 вырабатывают20 требование ца опрос каналов,Сигналы с выходов анализаторов активности 1 поступают на входы логической схемы выбора каналов 2, которая состоитиз Л шиц, равных числу каналов коммута 25 тора. Схемы совпадений 3 включены междукаждыми соседними шинами (через одну шину, две и т. д.). Общее число схем совпадения 3 равно числу сочетаний из ,Ч по два.К Л-й шине подключены .Ч - 1 схемы совпа 30 деция 3, вторые входы этих схем подключеныа =1 од (У+1),3соответственно к пергой, второй, , М - 2 шинам. Со схем совпадения 3 сигналы через схемы ИЛИ 4 поступают ца каскады анти- совпадения 5, которые расположены во всех шинах, кроме первой, соответствующей первому каналу. Если на вход логической схемы 2 поступило напряжение с выхода одного из анализаторов активности 1, то каскады логической схемы 2 пропускают это напряжение ца выход, це оказывая ца него никакого воздействия. Если же напряжения появятся сразу ца нескольких выходах анализаторов 1, то ца выходе логической схемы 2 проходит напряжение с того входа, который соответствует наименьшему номеру каналов, Напряжение с анализаторов активцости 1 поступает на входы а и б, что соответствует первому и второму каналам. Напряжение, действующее на входы а, через каскад антисовпадения 5 проходит на выход схемы 2, а напряжение, действующее на входе б, через каскад анти- совпадения 5 не проходит, так как срабатывает схема совпадения 3 (между шинами а и б) и выходное напряжение схемы 3 закрывает каскад ацтисовпадепия 5. В результате этого, при поступлении требований группами (по два, три и т. д.) или когда интервалы между моментами их появления меньше канального интервала, логическая схема выбора каналов 2 организует дисциплину обслуживания в порядке нумерации каналов,С выходов логической схемы выбора каналов 2 сигналы поступают на один из входов соответствующей схемы И 6. На вторые входы схем И 6 подаются синхронизирующие импульсы синхронизатора передающей аппаратуры системы телеизмереций, период следования которых равен канальному интервалу (длительности слова). В момент поступления синхроимпульсов от синхронизатора открывается та схема И 6, ца первый вход которой воздействует сигнал с выхода логической схемы выбора каналов 2. Синхроцизирующий импульс должен иметь минимальную длительность, чтобы обеспечить срабатывание схемы статической памяти адресов каналов 7, Если это требование не выполняется, то возможен случай одновременного считывания двух и более адресов схемы статической памяти адресов каналов 7, а это недопустимо. Таким образом, схемы И 6 выполняют роль схемы считывания состояния выходных шиц логической схемы выбора каналов 2.Сигнал с выхода одной из схем И 6 поступаст ца вход схемы статической памяти адресов каналов 7. Схема статической памяти адресов каналов 7 представляет собой запоминающее устройство номеров каналов адаптивцого коммутатора в двоичном коде. Разрядность двоичного кода определяется выражением: 5 10 15 20 25 30 35 40 45 50 55 60 65 4Отсюда следует, что канальность адаптивного коммутатора должна быть У=2" - 1. Причем, адрес номера канала, содержащий одни нули, должен быть запрещенным. Запись номеров каналов в двоичном коде производится перед работой. Если необходимо сменить адреса в процессе работы, то в составе передающей аппаратуры имеется программное устройство, с записанными адресами номеров каналов, которое включается по соответствующей команде. Для этого схема статической памяти адресов каналов 7 должна иметь каскады ввода адресов и устройство считывания, а элементы памяти должны сохранять записанную информацию при считывании,Устройство считывания схемы статической памяти адресов каналов 7 состоит из обмоток считывания и набора схем ИЛИ. Общее число схем ИЛИ равно числу разрядов в двоичном коде и, а число входов в каждой схеме ИЛИ равно числу каналов У.Выходы схем И 6 являются обмотками считывания схемы статической памяти адресов каналов 7. Напряжение, поступающее по одному из выходов схем И 6, является сигналом считывания номера соответствующего канала в двоичном коде. Двоичное число в параллельном коде поступает на схему динамической памяти адресов каналов 8, представляющую собой отдельные триггерцые ччейки памяти без взаимных связей друг с другом, В конце каждого канального интервала триггера схемы 8 устанавливаются в нулевое состояние импульсов сброса, поступающих с синхронизатора передающей аппаратуры. Сигналы с выхода схемы статической памяти адресов каналов 7 поступают на еди. ничные входы триггеров схемы динамической памяти адресов каналов 8, следовательно, адрес номера канала в двоичном коде переписывается из ячеек статической памяти адресов каналов 7 в ячейки схемы динамической памяти адресов каналов 8. В соответствии с записанным числом в схеме динамической памяти адресов каналов 8 возбуждается соответствующая выходная шина диодной матрицы 9 и открывается ключ 10 данного канала. Диодная матрица 9 обычная, но запрещенной является комбинация, состоящая из одних нулей.Напряжение с датчика, прошедшее через ключ 10 поступает ца аналого-цифровой преобразователь, в котором к измерительной информации приписывается адрес номера канала, поступающий со схемы статической памяти адресов каналов 7. Одновременно с подачей сигнала ца ключ 10 производится сброс выходного каскада соответствующего анализатора активности 1 в исходное состоя цие и через схему ИЛИ 11 поступает сигнал запрета на циклический коммутатор.Последнее необходимо для того, чтобы обеснсчить заполнение холостых слов, которые412619 Предмет изобретения Составитель Г, Ставцева Редактор Н, Козлова Техред Е. Борисова Корректор О. Тюрина Заказ 038/16 Изд. Мв 410 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4,5Типография, пр. Сапунова, 2 появляются при использовании адаптивногокоммутатора. Адаптивный коммутатор системы телеизмерений, содержащий логическую схему выбора каналов, синхронизатор, последовательно соединенные схемы статической и динамической памяти адресов каналов и диодной матрицы, выходы которой подключены ко входам ключей, схемы ИЛИ и анализаторов активности измеряемых параметров, а другие входы ключей и анализаторов активности измеряемых параметров подключены к датчикам, отл ич ающийся тем, что, 5 с целью упрощения устройства и повышениянадежности его работы, в него введены схемы И, одни из входов которых через логическую схему выбора каналов подключены к выходу анализаторов активности измеряе мых параметров, другие - к выходам синхронизатора, а выходы соединены со входами схемы статической памяти адресов каналов.