Устройство для моделирования нейрона

О П И-С АНИ Е ИЗОБРЕТЕН ИЯ 409245 Союз Советских Социалистических РеспубликК АВТОИЖОМУ СВИДЕТЕЛЬСТВУ двис и и ос от авт идетельства-/601776069/18 дявлсио )4.1 Ч,с присоединением заявки осударственнми комитетСовета 1 иинистров СССРПО ДЕЛаМ ИЗОоРЕтЕНКйи открытиЙ Приоритет -Опубликовано ЗО.Х 1.1973. Бюллетень4 Дата опубликования описания 15 Х 11.1974 ДК 681.333 (О. Бондарев, В. М. Миролюбскнй, В. И. Редченко и Р. А. Каеткин явител ОДЕЛИРОВАНИЯ НЕЙРОНА ОЙСТВО 11 зобретение относится к электрическому моделиро)заданию и может найти применение, в основном, для создания самоорганизующихся и кибернетических устройств, построения разлп шых нейронных сетей, а также для различных моделей биохимии и биофизики,11 згестна модель нейрона, содержащая нд возбуждающих и тормозящих входах интеграторы, сумматоры возбуждающих и тормозящих напряжений, выходной преобразователь напряжения в частоту, управляемые ключи, включенные между зыходами интеграторов н сумматорами, и инвертор, включенный между сумматором тормозящих напряжений и вход)м преобразователя напряжения в частоту.Однако такое устройство имеет сложную конструкцию из-за применения большого количества сумматоров активного типа, число которых р евно числу входов нейрона, наличия управляемых ключеи, инвертора, преобразователя напряжения в частоту. Это устройство не обеспечивает моделирования переходных процессов нейрона, распространения импульсов без затухания, работы модели нейрона по переднему пли заднему фронтам входных сигналов. Кроме того, оно обладает невысокой точностью, помехозащшценпостью и стабильностью.Цель изобретения - улрощеЭто достигается тем, что ус Авторыизобретения Л, А, Сулима олоки отрицательной и положительнойобратной связи, блок масштабных резисторов, компенсированные ключевые элементы и дифференциальный балансный усилитель, первый выход которого через компенсированный ключевой элемент, связанный с первым выходом устройства, соединен с общей шиной источника питания п через блок отрицательной обратной связи - с первым входом дифференциально ного балансного усилителя, Второй вход этогоусилителя подключен и общей шине; второй выход дифференциального балансного усилителя через компенсированный ключевой элемент, соед)вненнь)й с вторым вь)ходом устрой;) ства, подкл)очеп к общей шине источника питания и через блок положительной обрат)ной связи -- к первому ьходу дифференциального бдлансного усилителя. Управляющие входы компепси 1)овяпных кл)очевых элемОнтоВ пер 2 о ного и зторого выходов соединены соответственно с шинами + и-источника питания и с шинами + и-дифференциального балансного усилителя. Первый вход дифференциального балансного усилителя соеди нен с выходами интеграторов и блоком масштабных резисторов, прп этом первые входы блока масштабных резисторов и входы пнте) рдторов явля отся входными шинами устройства, а первый и второй выходы дифференцизо дльного бал двсного усилителя - возбуждак)Шими и затормажцвающими входами модели нейрона.На чертеже показана функциональРая схема устройства.Устро 1 ство содерал(ит дифференцлальглый балансный усгллглтель 1, коНенсироваллныЙ,кл 10- чевой элемент 2 первого Выхода устройства. ком 1 енсирОВанный кл 10 чевсй элемент 3 Второго выхода устролст 1 ва, блок 4 отрицательной обратной сзяз:1, блок 5 положительной обратной .вязи, блок 6 масштабЫх рсзнстзрсв, интеграторы 7 и источник 8 питания.Устрсйстно работает следуюш.1 м ооразом.После подачи напряжения с источника питания на входы устройства поступают возбуждающие сигналы, представляюшие собой уровИР 1 отрицательной полярности. Раооту устройства в этом слччае мс кцо спцсять следчюшцм уравцецг ем: 5 10 15 20 25 30 5 -. 0 50 5 60 а - т7.ч, эвы1 65 где Т, - тормозящий с 11 гг ал ня Входе устройства;В; - всэбуждяюшцй сиггнял на входе устстройствг 1;гг - количество тормозящих входов;уп - ко,гцчество ВозбуРкд 210 ШРх ВходоВ:,+Ьд. - возбуи(дяюшцй уровень сигнала навыходе устройства;- гг: - тормозящий уровень сигнала на выходе устройства.Из уравнения видно, что в том случае, когда на входах устро 11 съва преобладают возбукдяюшие сигналы, на первом выходе устройстваВырабатывается положительный уровень, который соответствует вьгходно(Ру зозбуждаюшему сцгналу устрс 1 стпя. Еслц преобладаютвходные тормозяшис сц Гцл ы, па втором выходе устройства Вырабатывается отрицательный уровень, соответствующий выходному затормажцваюшему сигналу.Прц равенстве входных тормозяших и возбуждающих сигналов на выходах присутст.вуют нулевые уровни. В этом случае коцпеглснрованный клгочевой элемент 2 первого выхода, псстороенный на транзисторах типя р-п-р,и компенсированный ключевой элемент д вто.рого выхода, цостроенный на транзРстсрахп-р-уг, открыты током, поступающим ца цхуправляюгцие входы с шин + .и-источника питания, т. е. выходы модели нейронаподключены к общей шине.В случае преобладания на входе чстро стВатормозяшегс цли возбуядаюшего сигналов взависимост:1 от полярности на входах возрастает велцчггця выходного напряжения соответствуюше полярности на выходах устройства,При равентцс тсксгв, протекаюццх цо выХОДНЫМ ШИНЯ 1 Ц;О КОМПСНСИР 10 ВЯЦ;ЫМ КЛ 10 ЧЕВьн элементам 2 и 3, включаются блоки обратной связи, ц ла соответствующем выходечстрОЙствя и,51 Вл 51 ется с 11 Гцял. В Иром егкчтс 1ВРЕ.ЕРИ ОТ Ц 31 Е 1 ЕР.Я СИГИ ЯЛОВ НЯ ВХСДС УСТрОЙстВ 2 до псяВленця цэменения Величины на-пряжения на выходе (период абсолютной рефракторности) пороговыц уровень модели ней.рона велик, а Возбудимость его рва нулю.После окончания периода абсолютной рефракторности,проР 1 сходРт;гостепенное снижениецорогсвото уровня (период относительной рефракторглости). В это Время значение напряжения на выходе увеличивается до уровня, обуславлггваемсго насышением се дифференциального балансного усилителя и в зависимости от Входных сглгналов мсРг(ет бьгть полсжятелылОЙ или Отрицательной полярности.Крутизна нарастания выхсдного стггнялз(период относительной рефракторнсстн) определяется соотношением суммы величии масштабных резисторов блока о, комплекс 1 лых сопротивлений интеграторов 7 и резистора блока 4 отрицателыной ооратной связи и можетрегулироваться в широких пределах, Высокаяточность характеристик устройства обеспечивается вклочением положительной обратнойсвязи с второго выхода устройства ца входЛР 1 фсререглццального бал ансцого усилител;т,Глусина 1(стсрсй Определ 51 ется Вел:ЧРИОЙ резистора блока 5 положительной обрат;ОЙсвязи.Прп вклгочен 111 л на входы 1 нтетрируюшихцепочек УРОВней сиГ:1 алсВ, не достаточных пссвоей величине для возбуждения схемы, следующих одни за другим, прсисходит срабатывание устройства, ооеспечигая времеццуго суммацию. В зависглмссти от величины сигнала,поступающего на входы, измепяетс 51;горогсрабатыванРгя мсдели нейрона, т. е. адзцтяци 51,УровРи, недсстаточные для Возбуждения, нопостуПавшие одновременно на несколько входОВ, т 2115 ке ВызыВают срабатывание чстссиства (Гпространстзенцая суммаПРгя),В зяВР 1 и.Ости От ТОГО, к 2 кис сиГнялы преобладают затормажизаошие или ВсзсчгкдаОШие, модель нейрона вырабатывает на в.ходесоответственно отрицательные цли положительные стандартные сигналы,В зависнмости от того, как по"тупают Входные импульсы, модель нейрона обсспечиваетсрабатывание как по переднему, так и по задфронтам. НапрРгмер, если Иераорподключен к затормаживаюшему Входу, а всзбуждаюший сигнал подается на блок масштабных резисторов, модель нейрона сраоатываетпо переднему фронту. Когда на интегратор подается ВозбуРкд 210 ЩНЙ сипглал, 2 зятсрмагкиваюшцй - на блок масштабных резисторов,схема срабатывает по заднему фронту.Таким ооразом, по предложенному цзобретецшо возможно упрошепие схемы, расширение ее функциональных Всзмс,;кнсстей, позышение точности, помехозяшишепнссти ц стяб цл ывст Р. Предмет изобретеццяУстроЙствс для моделироваи Нейрона, сс. лсркащее цстогник питания и интеграторы,409245 1 СЙЯ ОФЭ Фщ 9 осгавитель Е. Тимохинахред Т. Миронова Корректор Л. Новожилова едактор Т, Рыбалова ПодписиССР Изд.1102 Тираж 635Государственного комитегз Совета Министрпо делам изобретений и открытийМосква, Ж, Раушокая наб., д. 4/5 1797 ЦНИИП 3 ак омского управления издательств, полиграфии и книжной торговл бл. тип,отличаюшееся тем, что, с целью упрощения устройства, оно содержит дифференциальный балансный усилитель, охваченный положительнойй и отрицательной обратными связями, к первому входу которого подключены блок масштабных резисторов и интеграторы, ключевые элементы, управляюппе входы которых подключены к источнику пптаня, причем первый выхад дифференциального балансного усилителя соединен с выходом 1 первого ключевого элемента, а второй выход дифференциального балананого усилителя соединен с выходом вторсго ключевого элемента, соединен:-:ого с первым ключевым элементом и подключе:,ным к шине нулевого потенциала и к второму входу дифференциального балансного ус:лп еля,