Устройство фазирования псевдослучайных последовательностей

ОП КСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз СоветскихСоциалистическихРеспублик вт. свидетельст Зависимое о Заявлено 28 л. Н 041 7/О Х 11,1970 ( 16123нием заявки-с присоеди осударственный комитетСовета Министров СССРно делам изобретенийи открытий ПриоритетОпубликовано 27 Х 1.1973. БюллетеньДата опубликования описания 18.Х 11.1973 ДК 621.,374.325,4 (088.8) Авторыизобретени М. Я. Вертлиб и ф. Г, Гордон Заяв ОВАНИЯ ПСЕВДОСЛУЧАЙНЫХДОВАТЕЛЬНОСТЕЙ УСТРОЙСТВО фАЗ ПОСЛИзобретение относится к области телеграфной связи, а именно к устройствам фазирования псевдослучайных последовательностей, образованных путем сложения по модулю два ряда рекуррентных последовательностей, сформированных в и регистрах с логическими обратными связями.Известны устройства фазирования псевдослучайных последовательностей, содержащие узел проверки соответствия принимаемой последовательности закону формирования, узел коррекции ошибок и узел включения, обеспечивающий обнаружение неискаженного участка последовательности и включение узла коррекции ошибок. Однако такие устройства теряют фазу при,наличии в канале ошибок,Цель изобретения - удержание цравильвой фазы при наличии ошибок.Это достигается тем, что в предлагаемом устройстве схема коррекции ошибок своими выходами, соответствующими каждому регистру с логическими обратными связями, включена между входом устройства и выходом каждого из а регистров с логическими обратными связями. Выход каждого из п сумматоров по модулю два подсоединен к соответствующему входу схемы коррскции ошибок начиная со второго, а к первому входу схемы коррекции ошибок подключен выход схемь включения. К входу последней подсоединен выход и-го сумматора по модулю два.На чертеже приведена блок-схема предлагаемого устройства.5 Устройство фазирования псевдослучайныхпоследовательностей содержит п регистров 1 с логическими обратными связями на сумматор 2 по модулю два, схемы 3 коррекции ошибок, состоящие из сумматоров 4 по модулю 10 два и схем 5 И, и сумматоров б по модулюдва и схему 7 включения.Когда схема 3 коррекции ошибок выключена (с начала работы), т. е. на входе 8 схемы И разрешающий сигнал отсутствует, то сиг нал ошибка, поступающий на вход 9 схемыИ, не проходит на ее выход. Поэтому на выходе схемы И сигнал коррекции ошибок отсутствует. При отсутствии сигналов на выходе схемы И сумматор 4 пропускает входную 20 информацию на вход регистра 1 (если входная информация соответствует в данный момент сигналу 1, то 1 Я 0=1; если входная информация О, то ОЯ 0=0, так как на выходе схемы И сигнал О) .25 Таким образом, входная информация (привключенной схеме коррекции ошибок), без изменений поступает в регистр 1.В регистре 1, сумматорах 2 и б осуществляется проверка соответствия принимаемой ин формации закону формирования рекуррснт 362692ной последовательности. Если этот закон выполняется в течение некоторого времени, определяемого схемой 7 включения, т. е, если в течение заданного времени отсутствуют сигналы ошибок (на выходе сумматора б), то срабатывает схема 7 включения и открывает схему б И по входу 8, Этот момент считается окончанием начального фазирования и началом работы схемы коррекции ошибок. К этому моменту в регистре имеется память правильной информации, и любой сигнал ошибка на выходе сумматора б будет через схему И поступать на сумматор 4. При поступлении сигнала ошибка на сумматор 4 в последнем осуществляется исправление ошибки. Так, например, пусть вместо сигнала 1 на вход поступил ошибочный символ 0. Сигнал ошибка (сигнал в виде 1), складываясь с ошибочным символом 0, дает ОЯ 1=1, и на вход регистра поступает исправленный символ 1. Если вместо сигнала 0 поступает ошибочный символ 1, то сигнал ошибка (сигнал 1), складываясь с ошибочным символом 1, дает 1 Я 1=0, и на вход регистра поступает исправленный символ 0.Так как каждый символ принимаемой информации .при наличии ошибки корректируется независимо от других символов, в регистре сохраняется правильная фаза информации даже при наличии ошибок любой кратности и перерывах связи. Осуществление коррекции ошибок на входе регистров обусловливает отсутствие размножения ошибок на выходе сумматоров 2 и б, Это позволяет сохранять правильную фазу информации,при ошибках любой кратности, ибо коррекция ошибок осуществляется без последствия (в регистре сохранена правильная информация, и любая 5 поступившая ошибка исправляется).Обработка информации в сумматорах 4 и босуществляется без потери такта,Предмет изобретения10 Устройство фазирования псевдослучайныхпоследовательностей, образованных путем сложения по модулю два ряда рекуррентных последовательностей, сформированных в и регистрах с логическими обратными связями, 15 содержащее и.регистров с логическими обратными связями, выходы каждого из которых подсоединены к первому входу соответствующего из и сумматоров по модулю два, и схему коррекции ошибок, отличающееся тем, что, 20 с целью удержания правильной фазы при наличии ошибок, упомянутая схема коррекции ошибок своими выходами, соответствующими каждому упомянутому регистру с логическими обратными связями, включена между входом 25 устройства и выходом каждого из и упомянутых регистров с логическими обратными связями, причем выход каждого из и упомянутых сумматоров по модулю два подсоединен к соответствующему входу уломянутой схемы 30 коррекции ошибок, начиная со второго, а кпервому входу упомянутой схемы коррекции ошибок подключен выход схемы включенил, к входу которой подсоединен выход и-го сумматора по модулю два.Составитель Н. ГерасимоваКараулова Техред Л, Богданова Корректор А, Степанова едак Подписи оССР ипография, пр. Сапунова,Заказ 3386/3 Изд Ко 184 ЦНИИПИ Государственно по делам и Москва, ЖТираж о комитета Совета обретений и открыт , Раушская наб., д 678 Чинпстр 4/5