Устройство для оценки качества сигнала

ОПИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских 364 И 7 Социалистических РеспубликЗа 1 висимое от авт. свидетельства %в Заявлено 20,Ч 11.1969 ( 1357281/26-9) М, Кл, И 041 11 с присоединением заявки чавПриоритет -Комитет по делам обретений и открыти ри Совете Министров СССРтетень Ле Дата опубликования описания 12.111.1973 Авторыизобретен И. Прохоров, В, А, Ржавин и Ю, К. Шля Заявитель УСТРОЙСТВО ДЛЯ ЕСТВА АЛА Известны устройства для оценки качества сигнала в каналах цифровой связи, содержащие накопитель кода на и периодов сообще пия и (и+1) маркеров, соединенный с (и+1) дешифраторами маркеров и анализатором ка чества сигнала, на который поданы сигналы групповой фазы, и счетчик по модМлю У, ко входМ которого подключена шина тактовых импульсов, а выход которого через схему НЕТ соединен со входом Запрет анализа анализа- О тора качества сигнала.Цель изобретения - повышение достоверности оценки качества принимаемого сигнала, Это достигается тем, что выход первого дешифратора маркера подключен к двМхвходовой 5 схеме совпадения и к (и+1) трехвходовым схемам совпадения, выход второго дешифратора маркера подключен к схеме ИЛИ, ко второму входу двМхвходовой схемы совпадения и к каждой из (и - 1) решающих схем, выходы 20 которых подключены ко вторым входам соответствМющих трехвходовых схем совпадения, выход каждого последМющего дешифратора маркера, начиная с третьего, подключен к соответствующей решающей схеме, начиная со 25 второй, и ко всем последующим, а также к третьему входМ соответствующей трехвходовой схемы совпадения и к схеме ИЛИ, выход которой подсоединен к запрещающему входМ схемы НЕТ. 30 При этом выход каждой из схем совпадения через вторую схемМ ИЛИ соединен со входом Сброс счетчика по модулю Л и входом Разрешение анализа анализатора качества сигнала.На чертеже приведена блок-схема устройства, где:1 - накопитель кода на и периодов сообщения и (и+1) маркеров;2 - анализатор качества сигнала;3 - счетчик по модулю Х;4 - дешифратор маркеров;5 - решающая схема;б - трехвходовая схема совпадения;7 - двМхвходовая схема совпадения;8 - схема ИЛИ;9 - схема НЕТ;10 - схема ИЛИ,Входными сигналами устройства являются код, такты регеператора и сигнал групповой фазы, поступаю цпй от синхронизатора.В процессе приема символы кода проходят герез накопите ь кода 1 и поступаОт 1 а апа,111 затор качества сиг 1 ала 2. Счетчик по мо. дулю Л 3 осуществляет счет количества поступивших символов по модулю Л, каждый из (и+1) дешифраторов маркеров 4 формирует на выходе сигнал при поступлении на его вход т.-разрядного маркера структуры, а каждая из:решающих схем 5 регистрирует поступление на ее вход периодических маркеров в количестве, не меньшем установленного критерием периодичности.При одновременном наличии сигнала на выходе 1 и каких либо других выходах дешифраторов маркеров 4 с выходов соответствующих решающих схем 5 на трехвходовые схемы совпадения 6 поступают сигналы, которые совместно с сигналами дешифраторов маркеров 4 о наличии маркеров на границах отрезков формируют на выходах соответствующих трехвходовых схем совпадения 6 сигналы об обнаружении отрезка, периодичность структуры которого удовлетворяет установленному для отрезка данной длины критерию периодичности, Например, для отрезка длиной п периодов сигнал на выходе трехвходовой схемы совпадения 6 появляется при наличии сигналов с выходов 1 и (п+1) дешифраторов маркеров 4 и наличии не менее й из (п - 1) сигналов на входе решающей схемы 5, а для отрезка длиной (п - 1) периодов - при наличии сигналов с выходов 1 и пдешифраторов маркеров 4 и не менееиз (п - 2) сигналов на входе решающей схемы 5. При наличии сигналов маркеров только на выходах 1 и 2 дешифраторов маркеров 4 сигнал об обнаружении отрезка с периодической структурой формируется двухвходовой схемой совпадения 7.Сигналы с выходов двухвходовой схемы совпадения 7 и трехвходовой схемы совпадения 6 через схему ИЛИ 8 поступают на анализатор качества сигнала 2, разрешая производить оценку качества сигнала по критерию декодируемости знаков, границы которых определяются сигналами групповой фазы синхронизатора, и, в зависимости от результатов этой оценки, формировать команды Сигнал или Помеха. Кроме того, сигнал с выхода схемы ИЛИ 8 поступает на установку исходного состояния счетчика по модулю Л 3, благодаря чему последний начинает вести счет количества тактов, необходимых для вывода всего обнаруженного отрезка с периодической структурой из накопителя кода 1.Сигнал с выхода счетчика по модулю ЖЗ, появляющийся при отсчете очередных У тактов, поступает на вход схемы НЕТ 9, вход запрещения которой через схему ИЛИ 1 С соединен с выходами 2, 3, п(п+1)п дсшифраторов маркеров 4, благодаря чему схема НЕТ 9 не вырабатывает сигнала Запрет анализа до тех пор, пока из накопителя кода 1 не будет выведен последний период обнаруженного отрезка с периодической струк туро й.При отсутствии сигнала на входе запрещения схемы НЕТ 9 и поступлении очередного сигнала с выхода счетчика по модулю Л 3 схема НЕТ 9 формирует сигнал Запрет анализа, по которому анализатор качества сигнала 2 будет вырабатывать команду Помеха до обнаружения следующего отрезка сообщения, удовлетворяющего критерию сохранения периода следования маркеров структуры и критерию декодируемости.Предмет изобретенияУстройство для оценки качества сигнала вканалах цифровой связи, содержащее накопитель кода на п периодов сообщения и (и+1) маркеров, соединенный с (п+1) дешифраторами маркеров и анализатором качества сигнала, на который поданы сигналы групповой фазы, и счетчик по модулю Л, ко входу которого подключена шина тактовых импульсов, а выход которого через схему НЕТ соединен со входом Запрет анализа анализатора 30 качества сигнала, отличающееся тем, что, сцелью повышения достоверности оценки качества принимаемого сигнала, выход первого дешифратора маркера подключен к двухвходовой схеме совпадения и к (п+1) трехвходо вым схемам совпадения, выход второго дешифратора маркера подключен к схеме ИЛИ, ко второму входу двухвходовой схемы совпадения и к каждой из (и - 1) решающих схем, выходы которых г.одключены ко вторым 40 входам соответствующих трехвходовых схемсовпадения, выход каждого последующего,дешифратора маркера, начиная с третьего, подключен к соответствующей решающей схеме.начиная со второй, и ко всем последующим, 45 а также к третьему входу соответствующейтрехвходовой схемы совпадения и к схеме ИЛИ, выход которой подсоединен к запрещающему входу схемы НЕТ, причем выход каждой из схем совпадения через вторую схему ИЛИ соединен со входом Сброс счет.чика по модулю У и входом Разрешение анализа анализатора качества сигнала.Составитель А. Мерман едактор Л. Мазуронок Тсхред Л. Богданова Корректоры А. Степанова и Е. Энмина Заказ 27/271 Изд.1058 Тираж 404 ПодпнспоЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССМосква, Ж, Раушская наб., д. 4/5п. Харьк. фил. пред, Патент