Аналого-цифровой преобразователь

334639 Союз Советских Социалистических РеспубликЗависимое от авт. свидетельства-Заявлено 23.Х.1970 (М 1484550/26-9)с присоединением заявки- ,.ПриоритетОпубликовано 30.11.1972, Бюллетень1Дата опубликования описания 27.1 Ч.1972 М, Кл, Н 031 с 13/17СЬ О 61 ЗУОО Комитет по делам аобретений и открытий при Совете Министров СССРДК 681.324(088 Лвторы обретен В,риценко и Ю. И. Семк аявител арственный всесоюзный центральный научно институт комплексной автоматизац НАЛОГО-ЦИ Ой ПРЕОБРАЗОВАТЕЛЬ ших шин дешифратора номера разряда соединены с входами первой схемы ИЛИ, выход которой подключен и потенциальному входу первой схемы И непосредственно и к потенциальному входу второй и третьей схем И через инвертор, причем другой потенциальный вход второй схемы И соединен с выходом нуль-органа, импульсные входы первой и второй схем И объединены и подключены к выходу блока управляющих импульсов, другой вход которого соединен с импульсным входом третьей схемы И, выход последней подключен к управляющему входу сдвигового регистра, а выходы первой и второй схем И через вторую схему ИЛИ соединены с управляющими входами вентилей.Для получения требуемой функциональной зависимости у=Р(х) устройство осуществляет аппроксимацию исходной функции кусочно-линейной кривой. При этом диапазон изменения входной величины в пределах О - 2" Лх, где Ьх - величина кванта, разбивается на 2" равных по величине участков, нижние границы которых имеют значения Х;(1=1,2, ,2"). Величина т выбирается, исходя из допустимой погрешности аппроксимации,Значение аппроксимирующей функции на т-м участке описывается формулой:х - Х;у(Х, (х(Хт+т)= У,+Ь,2 гг - ггс ЬХ Изобретение относится к области техники аналого-цифровых преобразователей (ЛЦП) и может быть использовано в информационных и управляющих вычислительных машинах для одновременного выполнения линейного и нели нейного функционального аналого-цифрового преобразования.Известные АЦП, содержащие регистр кода, преобразователь ход-аналог, нуль-орган, блок управляющих импульсов, счетчик, дешифратор 10 номера разряда, инвертор, логические схемы И, ИЛИ, работающие по методу поразрядного уравновешивания, которые осуществляют линейное преобразование непрерывной входной величины Х в цифровой код Л по за кону Л=сХ, где с - постоянный коэффициенг, имеют недостаточно широкие функциональные возможности.В предлагаемом изобретении расширение функциональных возможностей преобразовате ля достигается тем, что он содержит последовательно включенные дешифратор матрицы, матрицу коэффициентов, сдвиговый регистр и накапливающий сумматор, причем т входов дешифратора матрицы подключены к выходам .25 т старших разрядов регистра кода, (и+1)-й вход дешифратора соединен с (т+1)-й шиной дешифратора номера разряда, выходы сдвигового регистра через вентили подключены к входам накапливающего сумматора, а т стар 4 хт,е 4,:. в.следдвИРлОскв 1 Ж: т"т".",:.; мбл тсо т,ать3где У,=Р 1 Х;) - значение функции в точке ХЬ;= У;, - У, - величина проекции -го участка на ось у.Величина У; представлена в виде суммы постоянных для данной функции коэффициентов ац.На чертеже представлена схема предлагаемого устройства,Устройство содержит регистр 1 кода с п-разрядами, преобразователь 2 код-аналог, нуль- орган 3, блок 4 управляющих импульсов, счетчик 5, дешифратор 5 номера разряда, дешифратор 7 матрицы, матрицу 8 коэффициентов, сдвиговый регистр 9 с М-разрядами, где М=п+1, 1(1 од,п, накапливающий сумматор 10 с И-разрядами, вентили 11, схемы ИЛИ 12, 13, инвертор 14, схемы И 15, 15, 17,Регистр 1 кода, преобразователь 2, нуль-орган 3, блок 4, счетчик 5 и дешифратор б составляют линейный АЦП поразрядного уравновешивания. Дешифратор матрицы 7 имеет т+1 входов и 3 2 -- 1 выходов. Матрица 8 коэффициентов сцепит для хранения двоичных кодов коэффициентов ац и о;. Дополнительные 1 разрядов в сдвиговом регистре 9 и сумматоре 10 несбхддимы для сохранения точности при умножении.Устройство работает следующим образом.Блок 4 управляющих импульсов формируют на своих выходах импульсные сигналы в соогветствии с алгоритмом поразрядного уравновешивания. В регистре 1 кода за и тактов работы устройства образуется линейный код Л. Одновременно в накапливающем сумматоре 10 формируется код у =- Р (х) .Вычисление у выполняется в дьа этапа. На первом этапе в каждом 1-м 11(1(т) такте работы устройства дешифратор матрицы 7 последовательно анализируют состояниестарших разрядов регистра 1 кода и через матрицу 8 коэффициентов записывают очередной коэффициент ац в сдвиговый регистр 9, предварительно сбрасываемый в нуль, Таким образом, выбор ац определяется номером такта 1 и состоянием 1 сташих разрядов регистра 1 кода, Перед началом преобразования в накапливающий сумматор 10 заносится код уо=Р(о).В течение первых т тактов работы на выхо. де схемы ИЛИ 12 устанавливается единичный уровень, открывающий схему И 15 и через инвертор 14 запирающий схемы И 16 и 17. Сигнал от блока 4 через открытую схему И 15 и схему ИЛИ 13 пооходит в каждом 1-м такте на управляющие входы вентилей 11 и заносит коэффициент ац в накапливающий сумматор 10. Таким образом, после т-го такта преобразования в последнем образуется код У;.В (т+1)-м такте преобразования в сдвиговый регистр 9 заносится коэффициент 6;. После этого, начиная с (т+2)-го такта,дешифратор матрицы 7 прекращает свою работу, выходы матрицы 8 коэффициентов блокируются, сигнал сброса в 0 сдвигового регистра 9 не подается. На выходе схемы ИЛИ 12 после окончания т-го такта устанавливается нулевой уровень, который закрывает схему И 15 и через инвертор 14 открывает схемы И 1 б, 17.10 Через схему И 17 на управляющий входсдвигового регистра 9 в каждом такте проходит импульс сдвига, а схема И 1 б, в зависимости от состояния нуль-органа, пропускает или не пропускает сигнал передачи сдвинутого 15 кода в накапливающий сумматор 10. Такимобразом, на втором этапе работы устройства в течение последних и - т тактов последовательно осуществляется операция умножения коэфх - Х;фициента о, на величину (1, Произве 2 л - я Ьхдение накапливается в сумматоре 10, складываясь с кодом Уполученным на первом этапе.Таким образом, после п тактов поразрядного уравновешивания в регистре 1 кода оказы вается линейный код Л, а в накапливающемсумматоре 10 - функциональный код у =Р(х).Предмет изобретенияАналого-цифровой преобразователь, содер жащий регистр кода, преобразователь код-аналог, нуль-орган, блок управляющих импульсов, счетчик, дешифратор номера разряда, инвертор, логические схемы И, ИЛИ, отличающийся тем, что, с целью расширения функци ональных возможностей преобразователя, онсодержит последовательно включенные дешифратор матрицы, матрицу коэффициентов, сдвиговый регистр и накапливающий сумматор, причем т входов дешифратора матрицы 40 подключены к выходам т старших разрядоврегистра кода, (т+1) -й вход дешифратора соединен с (т+1)-й шиной дешифратора номера разряда, выходы сдвигового регистра через вентили подключены к входам накапливающе го сумматора, а т старших шин дешифратораномера разряда соединены с входами первой схемы ИЛИ, выход которой подключен к потенциальному входу первой схемы И непосредственно и к потенциальному входу второй 50 и третьей схем И через инвертор, причемдругой потенциальный вход второй схемы И соединен с выходом нуль-органа, импульсные входы первой и второй схем И объединены и подключены к выходу блока управляющих 55 импульсов, другой выход которого соединен симпульсным входом третьей схемы И, выход последней подключен к управляющему входу сдвигового регистра, а выходы первой и второй схем И через вторую схему ИЛИ соедине ны с управляющими входами вентилей.334639 Составитель К. ВиноградовТехред Л. Богданова Корректор Е. Миронова Редактор А. Батыгин Типография, пр. Сапунова, 2 Заказ 1167/7 Изд.484 Тираж 448 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб., д. 4/5