Дешифратор двоичного кода

Союз Советских Социалистических РеспубликЗависимое от авт. свидетельстваЗаявлено 11.Х 1,1965 (М 1036703/26-24) Кл, 42 пт, 14 рисоединением заявкиМПК 6 оритет Комитет оо дизобрвтвиий и олри Совете МиииСССР зламткрытий К 681,188(088.8) Опубликовано 28.Ч 1.1968. Бюллетень2Дата опубликования описания 24,1 Х.1968 вторзобретения салы Заявитель ОГО КОД ИФРАТОР ДВ овой сигнал 7, имшравляющих вхося с выходными Известны дешифраторы двоичного кода, содержащие регистры и логические схемы. Предлагаемый дешифратор отличается от известных тем, что он содержит преобразователь прямого кода адреса во временной интервал и преобразователь обратного кода адреса во временной интервал, входы которых соединены с прямыми и инверсными выходами регистра адреса соответственно и с генератором импульсов, выходы преобразователей через формирователи связаны со входами широкополосной линии задержки, соседние отводы линий задержки подключены к схемам совпадения на два, Это позволяет увеличить быстродействие схемы.На фиг, 1 представлена схема дешифратора на 2 выходов (и - количество разрядов регистра адреса); на фиг. 2 - возможный вариант импульсной схемы И на туннельном диоде; на фиг. 3 - возможная функциональная схема преобразователя двоичный код - временной интервал.Дешифратор состоит из трех основных частей: преобразователя 1 прямого кода адреса во временной интервал, преобразователя 2 обратного кода адреса во временной интервал и дешифратора 3 временного интервала. Для наглядности показан и регистр адреса 4 на и разрядов, Каждый из преобразователей кода - в интервал имеет импульсные входы э,б, на которые подается пускпульсные выходы 8, 9 и 2"дов. Эти входы соединяютшинами регистра адреса.5 Дешифратор временного интервала состоитиз устройства задержки 10, имеющего два входа 11 и 12 и (2" +1) выходов, двух формирователей 13, 14 коротких импульсов, каждый из которых имеет входы 15, 1 б и выходы 10 17, 18 и 2 импульсных схем И - 19 - 23,каждая из которых имеет два импульсных входа 24 - 28 (2" выходов схем И являются выходами дешифратора). Выход 9 преобразователя 1 прямого кода адреса соединяется с 15 входом 15 формирователя 13 коротких импульсов; аналогично выход 8 преобразователя 2 соединяется с входом 16 второго формировагеля 14. Выход 17 формирователя 13 соединяется с входом 12 устройства задержки, а 20 выход 18 формирователя 14 - со входом 11того же устройства.Выходы устройства задержки 10 соединяются соответственно с двумя импульсными входами двух соседних схем И 19 - 23, кроме 25 первого и последнего отводов, каждый из которых соединяется с одним входом импульсной схемы И, именно, первой и последней.Наиболее подходит для импульсных схемИ пороговая схема на основе одностабиль ного мультивибратора, фиг, 2. В ней исполь40 45 50 3зованы; туннельный диод 29, вопротивления входных цепей ЗО, З 1, индуктивность 82, св-. противление смещения ЗЗ, шина нитания 44. Схема по питанию развязывается емкостью З 5. Схема широко известна и хорошо изучена,На фиг. 3 показан один из возможнь 1 х вариантов преобразователя двоичного кода в интервал (преобразователи 1 и 2 идентичны). Преобразователь состоит из идентичных и узлов, причем каждый узел управляется одним разрядом регистра адреса. Каждый узел состоит из двух импульсных потенциальных клапанов Зб 41 имеющих входные потенциальные цепи 42 - 44 и выходные 45 - 47, Вход 45 клапана ф 7 совдиняется с одним плечом триггера регистра адреса (на фиг. не показан), а вход 42 клапана Зб с другим плечом того же триггера. Выход клапана Зб соединен через линию задержки 4 б, а выход клапана З 7 - непосредственно со входами схемы ИЛИ 47. Выход схемы ИЛИ 47 связан с импульсными входами двух клапанов З 8, З 9 следующего разряда. На импульсные входы клапанов первого разряда подается пусковой импульс, Выход 48 схемы ИЛИ 49 последнего разряда является, выходом преобразователя, Линии задержки 4 б, 50, 51 в первом разряде имеют величину т, во втором - 2 т, в третьем 4 т и т.д., в последнем - 2 д - т, В зависимости от состояния триггера входной импульс или проходит через линию задержки, или не проходит. Каждому двоичному коду соответствует свой временный интервал, равный времени между входным и выходным импульсом, формироватедр 1 З, Д коротких импульсов формируют иМпульсы длительностью меньше тУтройстдо задержки может быть выполнено различным способом, необходимо только, чтрб 1 зрдержьа между двумя отводами была г и импульс ьщ распространяться в обе стораць 1, В качестве устройства задержки можно исцо 1 ьзовать линию с распределенными параметраьщ (коаксиальный кабель, полосковая линия). В этом случае волновое сопрртивление л 1 цщи должно быть много меньше входного сагцативления схемы И, т. е. с большой точцосью сопротивлений З 0, З 1. Это условие огрянццррт длину линии, а следовательно, и объем рдцифратора. Избавиться от этого Модна, щи включить, через, участки с задержкой ъ форьирующ 11 е схемы на туннельных 5 10 15 20 25 30 35 диодах, Конфигурация этих схем такая же, как и на фиг. 2. Сопротивление ЗО, З 1 в этом случае служат лишь для развязки по постоянной составляющей. Наконец, можно применять линии на туннельных диодах с тактирующими импульсами с периодом т и т. п.Работа схемы заключается в следующем, Код адреса преобразуется во временной интервал одним и вторым преобразователями кода в интервал. Причем, если один из преобразователей дает интервал 1, то второй даст (2") т - . Импульсы с преобразователей формируются формирователями 1 З, 14 и подаются на противоположные входы устройства задержки, и двигаются навстречу друг другу. Длительность импульса такая, что он це появляется на двух соседних выходах одновременно, и от одного его схемы И не срабатывают. Наконец, левый и правый импульс проходят одновременно к двум соседним отводам (или выходным), и импульсная схема И, подключенная к ним, срабатывает. В зависимости от временного сдвига между импульсами они будут встречаться в разном месте, т. е. будут срабатывать разные выходные схемы И.Общее время дешифрации (2" - 1) т. Время зависит от того, какой длительности импуль" движется в устройстве задержки, ибо необходимо, чтобы 1 т. Практически легко с помощью туннельных диодов получить 1=1 - 4 нсен. Гак, дешифратор на 128 выходов будет иметь время дешифрации при г=З нсек, примерно, 400 нсек. Предмет изобретения Дешифратор двоичного кода, содержащий регистры и логические схемы, отличающийся тем, что, с целью увеличения быстродействия схемы, он содержит преобразователь прямого кода адреса во временной интервал и преобразователь обратного кода адреса во временной интервал, входы которых соединены с прямыми и инверсными выходами регистра адреса соответственно и с генератором импульсов, выходы преобразователей через формирователи связаны со входами широкополосной линии задержки, соседние отводы линий задержки подключены к схемам совпадения на два,Типография, пр. Сапунова,аказ 2697/2 Тираж 530 ЦНИИПИ Комитета по делам изобретений и открыт Москва, Центр, пр. СероваПодписно при Совете Министров СССР