Цифровой измеритель периодических интервалов времени

ОП ИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 330423 Союз Советских Социалистических Республик.Ч. Кл, 6 04111/08 Комитет по дел зобретеиий и открытийпри Совете МинистровСССР 21,317.39:5 761, (088,8) Авторыизобретвци С П ько и М. К, Чмых Заявител Институт физики Сибирского отделения АН С РОВОЙ ИЗМЕРИТЕЛЬ ПЕРИОДИЧЕСК ИНТЕРВАЛОВ ВРЕМЕНИ2 Изобретение относится к области измерительной техники, в частности к цифровым измерителям периодических интервалов времени, и может быть использовано для повышения точности измерения интервалов времени. 5Известны цифровые измерители периодических интервалов времени, содержащие триггер, ключи, генератор квантующих импульсов, времязадающий каскад, состоящий из делителя частоты и триггера, и счетчик.10Недостатком известных устройств яляется пониженная точность измерения из-за наличия ошибок квантования.С целью повышения точности измерения в предлагаемом измерителе к одному из входов 15 триггера подключен выход первой линии задержки, один из входов последней подсоединен к стартовому входу измерителя вторые входы линии задержки подключены к одному из входов первого дешифратора, второй вход 20 последнего подсоединен одновременно к одцому из входов каскада сброса и к одному из выходов дополнительного триггера, вход последнего через логическую схему И и дополнительные ключи подключен на один цз вы ходов счетчика, к другому входу которого подсоединен выход каскада сброса; третий выход первого дешифратора подключен одновременно к одному из входов второго дешифратора, и одному из входов каскада поразрядного пере носа и к выходу регистра памяти, а вход последнего через дополнительные ключи подсоединен к выходу счетчика, причем второй вход второго дешифратора подключен одновременно ко второму выходу дополнительного триггера и ко второму входу каскада сброса, а третий вход последнего подсоединен к делителю частоты времязадающего каскада, а ко входу времязадающего триггера подключен второй вход каскада поразрядного переноса, а выход последнего подключен к одному из входов счетчика, причем выход второго дешцфратора подключен к одному из входов второй линии задержки, второй вход последней подсоединен к стоиовому входу измерителя, выходы второй линии задержки подсоединены ко второму входу триггера.На фиг. 1 приведена блок-схема предлагаемого измерителя; ца фиг. 2 - вариант схемы поразрядного переноса.Измеритель состоит цз коммутируемых первой линии задержки 1 и второй линии задержки 2, триггера 8, ключей 4 и 5, счстчцка б, схемы И 7, дополнительного триггера 8 и времязадак,щего триггера 9, квантующего генератора 10, каскада сброса 11, дополнительных ключей 12, делителя частоты 18, который с триггером 9 составляет времязадающую схему, регистра памяти 14, первого дешифратора 15 и второго дешцфратора 1 б и каскада переза 33042360 рядного переноса 17, состоящего из ключей 18и линий задержки 19,Измеритель работает следующим образом. Измеряемый интервал времени ограничивается импульсом начала, поступаюшим ц стартовый вход, и импульсом конца, поступающим ца стоповый вход. Линии задержки 1 и 2 в исходном состоянии сдвига пе вносят. Входные импульсы поступают ца триггер 3, на его выходе появляются прямоугольные импульсы с длительностью, равной длительности измеряемого интервала, квантующиеся в ключе 4 импульсами квацтующего генератора 10. Общее количество импульсов, проходящих через ключ 5 за измерительное время, которос формируется триггером 9 с помощью делителя частоты 13, просчитывается счетчиком б. После поступления на вход делителя частотык13, - , - импульсов, где К - коэффициент дсления делителя частоты 13, ца промежуточном выходе этого делителя возникает импульс, записывающий состояние триггеров счетчика б, несущих информацию о длительности дробной части измеряемых интервалов, в регистр памяти 14 с помощью дополнительных ключей 12. Этот же импульс поступает на каскад сброса 11, в котором он задерживается на небольшое время для того, чтобы сброс пе помешал процессу переписи. В нулевом состоянии обрабатываются только те разряды счетчика, которые не связаны с регистром памяти, т. е. информация о дробной части остается в счетчике, Напряжение с регистра памяти 14 через первый дешифратор 15 управляет первач линией задержки 1 и устанавливает величину задержки, равную дробной части измеряемы.; интервалов, в результате чего измеряемый интервал уменьшается на величину дробной части. Для исключения появления дополнительных ошибок, связанных с переходными процессами при записи состояний триггеров, в регистр памяти и сброса триггеров счетчика на нуль, на вход времязадающей схемы должны подаваться импульсы, которые формируют задний фронт измеряемого интервала. С поступлением на вход времязадающей схемы К-го импульса импульсом с делителя частоты 13 триггера 9 возвращается в исходное состояние, ключ 5 закрывается и измерение заканчивается. По окончании времени измерения в счетчике записывается число, пропорциональное длительности уменыпенного интервала, но так как дробная часть хранится в счетчике, то результат соответствует истине. Измерение разбивается на два цикла.В первом цикле производится грубое измерение, во втором цикле - уточнение. Возможно многократное уточнение, что не приводит к дальнейшему усложнению устройства, однако на промежуточном входе делителяК должны возникнуть импульсы через - имЛ 5 10 15 20 25 ЗО 35 40 45 50 55 пульсов, поступающие ца вход времязадаюгцей схемы, где Л - кратность уточнения.В момент поступления К-го импульса на промежуточном выходе делителя испульс должен отсутствовать.При измерении интервалов времени возникает дополнительная погрешность, обусловленная погрешностью задержки входных импульсов, которая увеличивается с увеличением времени задержки, поэтому в случае, когда дробная часть болыпе 0,5, можно не уменьшать измеряемый интервал до значения, при котором дробная часть становится равной нулю, а увеличивать, достигая того же результата.Увеличение измеряемого интервала может быть осуществлено сдвигом импульса конца на величину 1-р, где р-дробцая часть отношения длительности измеряемого интервала к периоду следования квацтующих импульсов, в результате чего в конце второго цикла, в счетчике записывается число 2+1, из которого необходимо вычесть 1-р, т. е. Л+р.Если дробная часчь болыпе 0,5, то схема И 7 вырабатывает импульс, устанавливающий триггер 8 в состояние, противоположное исходному. Триггер 8 разрешит работать второму дешифратору 16, благодаря чему во второй канал вносится задержка, равная 1-р. Для осуществления операции вычитания без применения реверсивного счетчика необходимо изменить режим сброса счетчика б, что обеспечивается с помощью связи каскада сброса 11 с триггером 8. В этом режиме счетчик сбрасывается ца число, равное Л - 1, где Л - емкость счетчика, при этом к концу второго цикла в счетчике записывается число Л. Информация о дробной части хранится в регистре памяти 14, и по окончании времени измерения она переносится в счетчик 5 при помощи импульса конца измерения, который соответствует моменту возвращения триггера 9 в исходное состояние. Этот импульс поступает на каскад поразрядного переноса 17 и записывает состояние регистра памяти 14 в соответствующие триггеры счетчика б. Перенос осуществляется поразрядно со сдвигом во времени, обеспечиваемым линией задержки, в ре. зультате чего переходные процессы в счетчике при переносе не искажают результат. При построении измерителя с использованием каскада поразрядного переноса надобность в сохранении в счетчике дробной части при Р(0,5 отпадает, поэтому необходимо сбрасывать на нуль импульсом с промежуточного выхода делителя частоты 13 не часть разрядов, а полностью весь счетчик,Предмет изобретения Цифровой измеритель периодических интервалов времени, содержащий триггер, ключи, генератор квацтующих импульсов, время- задающий каскад, состоящий из делителя частоты и триггера, и счетчик, отличаюцийся.330423 Риг 1 Уи 2.2 Составитель Н. ГерасимоваТехред 3. Тараненко Корректор Л. Царькова Редактор Морозова 101 о 9 Изд. Х. 271 Тираж 448 Подписное ЦИИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР Москва, Ж, Раушская наб, д, 4/5Тип. Харьк. фил, пред. Патент тем, что, с целью повышения точности измерения, к одному из входов триггера подключен выход первой линии задержки, один из входов последней подсоединен к стартовому входу измерителя, вторые входы линии задержки подключены к одному из входов первого дешифратора, второй вход последнего подсоединен одновременно к одному из входов каскада сброса и к одному из выходов дополнительного триггера, вход последнего через логическую схему И и дополнительные ключи подключен на один из выходов счетчика, к другому входу которого подсоединен выход каскада сброса; третий вход первого дешифратора подключен одновременно к одному из входов второго дешифратора, к одному из входов каскада поразрядного переноса и к выходу регистра памяти, а вход последнего через дополнительные ключи подсоединен к выходу счетчика, причем второй вход второго дешифратора подключен одновременно ко вто рому выходу дополнительного триггера и ковторому входу каскада сброса, а третий вход последнего подсоединен к делителю частоты времязадающего каскада, а ко входу времязадающего триггера подключен второй вход кас када поразрядного переноса, а выход последнего подключен к одному из входов счетчика, причем выход второго дешифратора подключен к одному из входов второй линии задержки, второй вход последней подсоединен к сто повому входу измерителя, выходы второй линии задержки подсоединены ко второму входу триггера,