Многоканальный широкодиапазонный счетчикимпульсов

32763 Союз Советских Социалистических РеспубпикЗависимое от авт. свидетельстваЗаявлено 12.1.1970 ( 1393908/26-9) 1. Кл, Н 03 с 23/00 присоединением заявкиПриоритетОпубликовано 26.1.1972. Бюллетень5Дата опубликования описания 7.П 1.1972 Комитет по делам эооретений и открытийУДК 621.374.32(088,8 при Совете МиниСССР вторы обрет Ф. Герцовский, А. Н, Климов и Б, В. Немировский ОГОКАНАЛЬНЫЙ ШИРОКОДИАПАЗОННЫЙ СЧЕТЧИК ИМП УЛ ЬСО ВУстройство относится к классу многоканальных регистраторов статистических импульсов и может быть использовано как в приборах и системах ядерного приборостроения, так и в любых других измерительных системах при регистрации асинхронных процессов.Известны многоканальные шпрокодиапазопные счетчики импульсов содержащие детекторы, схему собирания, пересчетное устройство, триггер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифметическое устройства.Однако в известных многоканальных счетчиках интегральная загрузка велика и определяетсч количеством каналов, скоростью счета с выходов детекторов и коэффициентом пересчета, при этом требования к быстродействию системы велики, что приводит к необходимости разработки детекторов с импульсами наносекундной длительности и к применения прецезионной электронной аппаратуры,С целью уменыиения интегральной и дифференциальной загрузки и снижения требований к быстродействию предлагаемый счетчик содержит коммутатор групп, регистратор диапазонов, распределитель интегральной загруз. ки, блок нормирования и устройство управления, причем детекторы подключены к схеме собирания через коммутатор групп, а триггер переполнения связан с регистратором диапазонов, выход которого подключен к расптеделителю интегральной загрузки и блоку нормирования, другой вход которого соедшен с5 кодирующеи матрицей, а выход - с арифметическим устройством, выходы устройства управления подключены к коммутатору групп,регистратору диапазонов и блоку нормирования, выходы которого соединены с потенци 10 альными входамп схем совпадения,Еаза фпг.дана схема предлагаемого счетчика; на фиг. 2 - временные диаграммы, поясняющие его работу,Устройство содержит блок детекторов 1 с15 детекторами 1 - 1, коммутатор групп 2,включающий в себя схемы ИЛИ 2 - 2 иклапаны 2 г - 22, схему собирания 8, пересчетное устройство 4, триггер переполнения5, устройство управления б, регистратор диа 20 пазопов 7, содержащий 1 г - 1 групп по ттриггеров с входными клапанами 7 - 71 ,(где Й - число поддиапазонов), распределитель интегральной загрузки 8, состоящий пзт групп по 1 г клапанов 8 г - 8 л и схем25 ИЛИ 8 т, л+, - 8 п, в+в схемы совпадения9 (9 - 9,), кодирующую матрицу 10, запоминающее устройство 11, блок норЬрованпя12, и арифметическое устройство 18,Вьходы всех детекторов 1 через коммута 30 тор групп 2 подключены к последовательно3соединенным схеме собирания 8, пересчетному устройству 4 и триггеру переполнения 5, управление работой которых осуществляется с устройства управления б, Триггер переполнения связан с регистратором диапазонов 7, выход которого подключен к распределителю интегральной загрузки 8, управляющему потенццальнымц входами схем совпадения 9, выходы последних связаны с кодирующей матрццей 1 О, соединенной с запоминающим устройством 11 ц блоком нормирования 12,арифметическое устройство 13, причем устройство управления б через выходы 14 - 21 связано с коммутатором групп, регистратором диапазонов и блоом нормирования.Схема работает следуощим образом.Импульсы с детекторов 1 через коммутатор 2 ца т положении ц п направлений поступают на последовательно соединенные схему собирания 8, псресчетцое устройство 4 и триггер переполнения 5. Управление работой коммутатора ц сброс перссчетного устройства осуществляет устройство управления б (фиг. 2). В результате на схему собирания поочередно подаются суммарные последовательности импульсов с п детекторов.Б зависимости от суммарной скорости счета импульсов какой-либо группы триггер переполнения к концу каждого интервала времени устанавливается в единичное положение илц остается в нулевом состоянии, ц в каждый из интервалов времени он фиксирует наличие цлц отсутствие превышения значения пороговой суммарной скорости счета с п детекторов, кроме того, совместно с устройством управления он определяет работу регистратора диапазонов 7, в котором количество диапазонов определяет нужное количество установочных триггеров, причем количество триггеров по вертикали равно количеству групп детекторов, а по горизонтали - количеству поддцапазонов без одного.Таким образом, последовательный код триггера переполнения преобразуется в параллельный од, фиксируемый триггерами регистратора диапазонов, последний управляет работой распределителя интегральной загрузки 8 таким образом, что прц малой скорости счета с группы детекторов время измерения наибольшее. При превышении первого порогового значения время экспозиции уменьшается в т раз, а при превышении второго порогового значения - в т раз и т, д., причем 5- начало интервала экспозиции в каждой изгрупп сдвинуто одно относительно другого.Интегральная скорость счета импульсов,поступающих с детекторов через схемы совпадения 9 и кодирующую матрицу 10 на запо минающее устройство 11, значительно уменьшается, Работа блока нормирования 12 и арифметического устройства 18 в какой-либо момент времени определяется состоянием кодирующей матрицы и регистратора диапазо нов. Так, при работе группы датчиков на первом диапазоне к числу в арифметическом устройстве прибавляется единица, при работе на втором диапазоне - число т, при работе на третьем диапазоне - число т и т, д что 20 значительно сокращает количество обращений к запоминающему устройству.Синхронизация работы всего многоканального шцрокодиапазонного счетчика, импульсов осуществляется с выходов 14 - 21 устройства 25 управления.Предмет изобретенияМногоканальный широкодиапазонный счетчик импульсов, содержащий детекторы, схе му собирания, пересчетное устройство, триг.гер переполнения, схемы совпадения, кодирующую матрицу, запоминающее и арифмети.веское устройство, отличающийся тем, что, с целью уменьшения его интегральной загрузки 35 и снижения требований к быстродействию, онсодержит коммутатор групп, регистратор диапазонов, распределитель интегральной загрузки, блок нормирования и устройство управления, причем детекторы подключены к 40 схеме собирания через коммутатор групп, атриггер переполнения связан с регистратором диапазонов, выход которого подключен к распределителю интегральной загрузки и блоку нормирования, другой вход которого соеди нен с кодирующей матрицей, а выход - сарифметическим устройством, выходы устройства управления подключены к коммутатору групп, регистратору диапазонов и блоку нормирования, выходы которого соединены с по тенццальнымп входами схем совпадения.327613 2 1 Чт -1 Ч,г 1 Корректор Т. Китаева перед 3. Тараненк розо Изд.124 Тираж 448итета по делам изобретений и открытий при Совет Москва, Ж, Раушская наб., д. 45 аз 247 ИИПИ Типография г апунова, 2Я