Декодирующее устройство с исправлением одиночных и обнаружением многократныхошибок
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 273516
Автор: Смирнов
Текст
Ги",пс.-го ъс ябиблиотек г г- .БА 273 И 6 описдизоьеетвния Союа Советских Социалистических РеспубликК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ависимое от авт, свидетельстваЗаявлено 23.1 Ч.1968 ( 123676818-24) л 42 пта 5,02 21 аг, 36/20 с присоединением заявки Ъ Комитет по делам асбретений и открыти при Совете Министров СССР(088.8) Приоритетпубликовано 15.Ч,1970. Бюллет ата опубликования описания 21 оо 20Х.1970 Авторизобретеп А. С, Смирнов Заявитель ДЕКОДИРУЮШЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМОДИНОЧНЫХ И ОБНАРУЖЕНИЕМ МНОГОКРАТНЫХОШИБОК ст На чертеже представлелагаемого декодирующегостроения кодов, исправляодиночных до 1-кратныхпользуется зеркальная пру которой в первые (гг -ваются проверочные числа на блокустройс ющих включи верочна К) разрс весом На 25 ния. 1 ного делени вых л Это ус 30 двоичнсхема ппедтва. Для по- ошибки от тельно, ися матрица, яды записыединица,Известны декодирующие устройства с исправлением одиночных и обнаружением многократных ошибок, содержащие схему выделения маркера, распределитель, информационный и проверочный регистры.Предлагаемое устройство отличается от известных тем, что оно содержит схему выявления исправляемых и обнаруживаемых ошибок, состоящую из двоичного счетчика, вход кого- рого подключен к выходам клапанов проверочного регистра, логической схемы выявления исправляемых ошибок, входы которой под"оединены к выходам счетчика, а выход - - через логические схемы И к счетным водам информационного регистра, и логической схемы выявления обнаруживаемых ошибок, входы которой подключены к выходам проверочного регистра, а выход связан с шиной установки в нулевое состояние информационного регистра.Это позволяет упростить структуру устройУпрощение схемы достигается за счет того,что в проверочном регистре при наличии ошибок в первых (и - К) разрядах образуется опознаватель, единицы которого указывают место5 ошибки, а дополнительное устройство выявления исправляемых ошибок указывает, к какой категории относится эта ошибка: к исправляемым или неисправляемым ошибкам.Для кодов это дает возможность исправитьдвойных ошибок, из которых фактически исправляются лишь СОстальные комбинационные ошибки, состоя щие из одиночных ошибок в информационныхи одиночных в контрольных разрядах, исправляются при помощи К-логических схем, входы которых подключены к триггерам проверочного регистра, а выходы - ко входам 2 о триггеров информационного регистра. Числотаких ошибок равно чертеже приняты следующие обозначе - схема приема и записи последователь- двоичного кода, состоящая из схемы выя маркера, распределителя и двухходоогических схем И (схем совпадения). тройство осуществляет запись принятой ой последовательности в информационный и проверочный регистры: 2 - информационный К-разрядный регистр; 3 - проверочный (и - К) разрядный регистр; 4 - двоичный г-разрядный счетчик, число разрядов которого выбирается из соотношения2 г)а - К+ 1В счетчик считываются проверочные цифры для определения веса проверочного числа.5 - логическая схема с входами и одним выходом: ее вход подключается к триггерам счетчика, а сигнал с выхода через логическую схему И (б) - на вторые входы логических схем И (7), через которые первые К-цифр из проверочного регистра переписываются в К- разрядов информационного регистра, 8 - логические схемы И С, д входами и одним выходом служат для выявления комбинационных ошибок. Сигналы с их выходов поступа,"от в К-разрядов информационного регистра. б -- логические схемы И с двумя входами и одним выходом. Через схемы 7 первые К-проверочных цифр считываются в информационный регистр.Считывание проверочных цифр в г-разряд. ный двоичный счетчик может осуществляться так же, как, например в схеме предлагаемого декодирующего устройства,Схема работает следующим образом.Двоичная последовательность (кодовая комбинация), содержащая или не содержащая искаженные двоичные знаки, подается в устройство 1 записи и приема последовательно во времени. Первые К-цифр записываются в информационный регистр, а в проверочный регистр Я записываются информационные и контрольные цифры в соответствии с правилами проверки,Далее проверочные цифры считываются в двоичный счетчик 4. Если в регистре записано. число, соответствующее исправляемой ошибке в первых (а - К) разрядах, то на выходе логической схемы б появляется сигнал, который через двухходовую логическую схему 3 подается на вторые входы логических схем 7, через которые первые К-цифр проверочного регистра по сигналу схемы 1 переписываюгся в информационный регистр, и ошибки исправляются,Если в проверочном регистре записано число, соответствующее комбинационной ошибке, то на выходе одной из логических схем 8 появляется сигнал, который переписывается в информационный регистр по сигналу схемы 1.Если ошибки в принятой двоичной последовательности нет, то в проверочном реггистре будет записано число 0 и на выходе схем б, 7, 8 сигнал отсутствует.Схема декодирующего устройства будет еще проще, если не исправлять комбинационные ошибки. В этом случае исключаются логические схемы 8, а уменьшение помехоустойчивости можно компенсировать увеличением краткости исправляемых ошибок.5 Например, если для передачи информациидостаточно К= 4, то при вероятности искажения двоичных знаков = 0,01 вероятности правильного приема для (4,4) безизбыточного кода (,4) - кода с исправлением одиночных 10 ошибок и (11,4) - кода с исправлением всеходиночных и двоичных ошибок будут равныР =д 4 = 0,94 = Обб;Рл = д+ рд= 085Р= д 44 + 11 ро 1 о + 55 рц 9Если использовать (14,4)-код, позволяющийисправлять одиночные и тройные ошибки, ноне производить исправление комбинационных20 ошибок, то вероятность правильного приемабудет равнаРл = р 4 + 75 р-д 14 + 220 рд" = 0 90Этот код не исправляет С 44 С 41 = 1 б двойных25 комбинационных ошибок, а все остальныедвойные исправляются. Не исправляются также С 42 С 44+ С 41 С 4-+ С,1 С,1 С 41 = 144 комбинационных тройных ошибок, а все остальные испр авля ются.50 Помехоустойчивость этого кода несколькониже, чем помехоустойчивость (11,4) -кода,исправляющего все одиночные и двойныеошибки приблизительно на 1%; по схеме декодирующего устройства будет значительно проЗ 5 ще, даже с учетом того, что проверочныи регистр 3 будет содержать три дополнительныхразряда,40 Предмет изобретенияДекодирующее устройство с исправлениемодиночных и обнаружением многократных ошибок, содержащее схему выделения марке ра, распределитель, информационный и проверочный регистры, отличающееся тем, что, с целью его упрощения, оно содержит схему выявления исправляемых и обнаруживаемых ошибок, состоящей из двоичного счетчика, 50 вход которого подключен к выходам клапановпроверочного регистра, логической схемы выявления исправляемых ошиоок, входы которой подсоединены к выходам счетчика, а выход через логические схемы И - к счетным вхо дам триггеров информационного регистра илогической схемы выявления обнаруживаемых ошибок, входы которой подключены к выходам проверочного регистра, а выход связан с шиной установки в нулевое состояние ин формационного регистра, 273516Составитель А, А, ПлашинРедактор В. 3, Хейфиц Техрсд А. А. Камышникова Корректор Н. А, МитрохинаЗаказ 2541/14 Тираж 480 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушская наб., д, 4 5Типография, пр. Сапунова, 2
СмотретьЗаявка
1236768
А. С. Смирнов
МПК / Метки
МПК: H03M 13/05
Метки: декодирующее, исправлением, многократныхошибок, обнаружением, одиночных
Опубликовано: 01.01.1970
Код ссылки
<a href="https://patents.su/3-273516-dekodiruyushhee-ustrojjstvo-s-ispravleniem-odinochnykh-i-obnaruzheniem-mnogokratnykhoshibok.html" target="_blank" rel="follow" title="База патентов СССР">Декодирующее устройство с исправлением одиночных и обнаружением многократныхошибок</a>
Предыдущий патент: Счетчик импульсов
Следующий патент: Синхронизатор для многотактных ферротранзисторных систел1 с разновременныл1запретом
Случайный патент: Устройство для определения логарифма отношения двух сигналов