271132

271132 тоюз Советских Социалистических РеслублинЗависимое о вт. сзидетельстваЗаявлен 968 1 е 1279861/18-24)м заяькил, 421, З,Ю присоединен тет со делам МПК Н 031 с 13.17УДЫ, 681,325(088,8) иориет изобретений и открытий ори Совете Министров СССРпубликовано 12 Х.1970. Бюллетеньта опубликования описания 6.Х 1.1970 БЦэ Авторизобретен еуто титут кибернетики АН Украинской Заявите РАЗВЕРТЫВАЮ 1 ЦИИ РЕГИСТР ДЛЯ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ ПОРАЗРЯДНОГО УРАВНОВЕШИВАНИЯ 1Предлагаемое изобретение относится к области измерительной техники и может быть использовано в быстродействуощих аналогоцифровых преобразователях, построенных на потенциальных элементах вычислительной техники.Известные схемы развертывающих регистров аналого-цифровых преобразователей поразрядного уравновешивания на потенциальных элементах содержат распределитель импульсов и регистр для формирования кода измеряемой величины.Развертываюц 1 ий регистр управляется при этом двумя сериями парафазных импульсов, причем по каждому импульсу одной серии происходит сравнение измеряемой величины с ком пенс 11 р ющей, запоминание рез льтата сравнения и сдвиг на один разряд распределителя импульсов, и по каждому Р 1 мГульсу второй серии - изменение состояния очередного триггера регистра формирования кодов в соответствии с результатом сравнения.Недостатком такой схемы является наличие большого неиспользованного резерва по быстродействию. Это Объясняется, во-первых, необходимостью выбирать длительность и частоту тактовых импульсов с расчетом на максимально гозможное зремя переходного процесса элементов регистра и распределителя импульсов (при использовании транзисторов рехкиме пасыцеии 51 длительность тактоВогопнильса долхкпа огь больше максимально возможного времени выхода транзистора из насы 1 цсиия), ВО-Вторых, использованием В 5 каждом такте измерения двух импульсов (поодному каждо 1 серии). Ьторым недостатком этой схемы является необходимость большого количества элементов для построения распределителя импульсог, Так, наиболес распрост раненная схема распределителя такого родасодержит двоичный счетчик с двумя триггерами на разряд и четыр.мя схемами ;И, дешифратор и, как правило, усилители иа выходе дсшпфратора. Треоустся также спецп альный двухт,ктовцй г нсратор парафазпыхИМПУЛЬСОВ.Целью настоящего изобретения являетсчупрощение и повьшепие быстродействия.Эга цель достпгаегся путем такого соеди неРпя триггеров разрядов, что каждый последующий триггер Включается от напряжения, появляюцегося па одном из ВГходов триггера предыдущсго разряда, а сост 051 нис, В кОтО- рос ои переходит зависит от сигнала с выхо да нуль-органа. При этом используется то обстоягельстго, что транзистор, работающий с насыщением, имеет ра;Пое время срабатывания пзш переходе из режима отсечки в режим насыщешя и из режима насыщения в режим 30 отсечки, Во втором случае транзистор имеет45 50 55 60 65 некоторую задержку (время рассасывания пеосновцых носителей), которая в предлагаемом регистре используется для образования тактов работы преобразовазельь. П 1 зн этом быстродействие ключей уравновешивающей цени и пуль-органа выбирается таким образом, чтобы онп успевали сработать за время задержки выхода транзистора цз насыщения (например, диодные ключи с генераторами тока и дифференциально-оалацсный нуль-орган),Схема предлагаемого развертывающего регистра показана па чертеже. Каждый разряд регистра состоит из инверторов 1 - 3, схем И 4 и б и схем ИЛИ б - 9. Инверторы 1 - 3 каждого разряда образуют троичный триггер с межкаскадными связями типа ИЛИ, ьак что если на выходе одного из инверторов триггера имеет место отрицательное напряжение, то т 1 зацзпсторы долгих двух ььььверторов огкрыты и на цх выходах напряжение равно нулю.Схема работает следующим образом. В исходном состоянии (при сбросе) ца выходе инверторов 1 имеет место отрицательное напряжение, а па выходах ипверторов 2 и 3 - нулевое. После окончания сигнала сброса на вход ицвертора 1 первого разряда подается отрицательное напряжение, В результате чего транзистор ицвертора 1 быстро (так как до этого был закрыт) открывается и входит в насьццепие ц ца его выходе образуется нулевое напряжение. На выходе схемы ИЛИ 8 также образуется нулевое напряжение, которым включается ключ первого разряда уравновешивающей цепи. Срабатывает нуль-орган, и на входы схем И (4 и б) подаются прямой н инверсный сигналы небаланса цуль-органа. Так как инверторы 2 и 3 до срабатывания находилпсь в состоянии насыщения, а время срабатывания ключа и нуль-органа выбрано меньше времени выхода транзисторов из насыщения, то до прихода сигнала небаланса изменения состояния ипверторов 2 и 3 не произойдет. По приходу сигнала небаланса на выходе одной из схем И (например 5 при пер еком цен сации) будет отоицательное напряжение, а на выходе другой 4 - нулевое. В результате этого только один из инверторов будет иметь возможность запереться (инвертор 2 в данном примере), который и запрется с задержкой выхода пз пасьццения. При этом при наличии ца выходе нуль-органа сигнала перекомпенсации сработает инвертор 2, а при недокомпенсации - инвертор 3.Срабатывание инвергора 3 не приводит к изменению состояния ключа уравновешивающей цепи, а при срабатывании инвертора 2 отрицательное напряжение с его выхода поступает через схему ИЛИ (8) на вход ключа и приводит к тому, что ключ начинает выключаться. Одновременно отрицательное напряжение с выхода инвертора 2 (или 3 прп недокомпенсации) первого разряда подается через схему ИЛИ 9 на вход ипвертора 1 второго разряда, транзистор этого инвертора 5 и 15 20 г 5 30 35 40 быстро (так как был в состоянии отсечки) оьпирается, и нулевое напряжение ца его выходе закрывает входные клапаны первого триггера. В результате эгого, если прц вььключении ключа первого разряда уравновешивающей цепи, начавшемся одновременно с срабатыванием инвертора 1 второго разряда, произойдет изменение сигнала небаланса ьа выходе нуль-органа (а также при последующих изменениях сигнала небаланса), состояние триггера первого разряда измениться не может.Срабатывание инвертора 1 второго разряда приводиг к включению ключа второго разряда уравновешивающей цепи (это происходит почти одновременно с выключением ключа первого разряда), и дальнейшая последовательцосгь срабатываний второго такта уравновешивания (второго разряда) происходит так же, как описано для первого такта. Срабатывание последующих разрядов регистра происходит аналогично. Таким образом, время одного измерения аналого-цифрового преобразователя с предлагаемым развертывающим регистром равно сумме времен переходных процессов разрядов регистра. Так, например, время выхода из насыщения транзисторов типа П 16 составляет 5 - 10 лгксек, а транзисторов П 416 - менее 1 лгксек, так что скорость работы десятиразрядного преобразователя в первом случае будет составлять 10 - 20 тыс. преобразований в секунду, а во втором - более 100 тыс. преобразований в секунду,Предлагаемый развертывающий регистр может быть принудительно такти рован от внешнего генератора путем разделения шин, по которым подается сигнал небаланса от пуль-органа для четных и нечетных разрядов регистра, и стробирования прямого и инверсного сигналов небаланса для четных и нечетных разрядов регистра парафазными импульсами. Предмет изобретенияРазвертывающий регистр для аналого-цифрового преобразователя поразрядного уравновешивания, содержащий в каждом разряде троичный триггер с межкаскадными связями типа ИЛИ и схемы И и ИЛИ, отличаюгиийся тем, что, с целью повышения быстродействия и упрощения, выходы второго и третьего инверторов каждого триггера через схему ИЛИ подключены ко входу первого инвертора триггера следующего разряда, прямой и инверсный выходы нуль-органа аналого-цифрового преобразователя соединены со входом второго и третьего инверторов каждого триггера через схемы И, вторые входы которых подключены к выходу первого инвертора триггера следующего разряда, а выходы первого и второго инверторов каждого триггера через схему ИЛИ соединены со входом соответствующего ключа уравновешивающей цепи аналого-цифрового преобразователя.271132 Составитель Н. А. КозловТехред А. А. Камышникэва Редактор В. 3. Хейфиц Корректор Л. В. Юшина Типография, пр. Сапунова, 2 Заказ 31881 Тираж 480 ПодписноеЦНИИПИ Комитета по делан изобретений и открытий при Совете Министров СССРМосква, РК, Раушская наб., д, 4/5