Со ан ссср
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОП ИСАЙИ ЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕДЬСТВ 1 чк ъи 239661 Сооа Советских Социалистических Республикависимое от авт. свидетельства Л явлено 021968 ( 1207018/18 Кл, 42 т, 7/00 21 а 3600 исоединением заявки Ье итет ло делам МПК С 061 11 031 Ъ ДК 681.3.056(088,8)ио тс аобретений и открытилри Совете МинистровСССР пбликовано 18.11.1969. Бюллетень М 11 Да бликования описания 28 Л 11,1969 Авторыизобретения В, Евреинов, А. И. Мишин.3 атви сл Институт математики СО АН СС ЕМЕНТ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЬ 2 5 Злехент вычислительной среды предназначен для использования в вычислительной технике. Основной областью применения предлагаемого элемента является построение вы,соконадежных вычислительных сред,Известны элементы вычислительной среды,в которых с целью повышения надежностииспользуется система настройки, позволяющая локализовать неисправности отдельныхэлементов. 1Предлагаемый элемент отличается от известного тем, что с целью повышения гибкости настройки и эффективности использованиявычислггельной среды он содержит блок памяти и выбора направлений, выполненный на 1тритерах, выходы которых соединены со входами схем И выбора направления передачивозбуждения, входамц схем И выбора на.правлс ия передачи настроечной информациигц входами схемы И,1 И, выход которой через ишшо задержки и уси;штель-формирователь, соединен со входами схем И выборанаправления.Предлагаемый элемент отличается от известного также тем, что содержит схемы И 2выбора направления, первые входы которыхгсоединеиы с выходом триггера активности,вторые зходы - с источнцком импульсов, разретцающих содержимое регистра сдвига передать в блок памяти выбора направлений,третьи входы через инвертор, усилитель-формирователь, линию задержки и схему И 1 И - с выходами триггеров блока памяти выбора направлений, четвертые входы - с выходами регистра сдвига, а выходы - с едщи шыми входамц триггеров блока памяти выбора направлений.Кроме того, предлагаемый элемент отличается от известного тем, что содержит схемы И выбора направления передачи настроеч;ой информации, первые входы которых соединены с выходами триггеров блока памяти выбора направлений, вторые - с выходом последнего триггера регистра сдвига, а выходы - с настроечными выходами элемента,На чертеже приведена функциональная схема предлагаемого элемента вышслительной среды.Эленет содержит триггеры Т, - Т логические схемы П Л., реализующие операцию коныонкция, логические схемы И 1 И,- - И 1 И реализующие операцию дизыонкия, схемы НЕ, и 11 Е, усилитель-формирователь УФ и линии задержки ЛЗ, - г 3;. Триггер Т, активности совместно со схемами И, - И НЕ усилителем- формирователем и линией задержки ЛЗ, управляет работой элемента, Схемы И, -- И, предназначены для выбора направленит, схеси 11 т - -11 ц, - дл вьбо 1)а иаправления передачи возбуждения, схемыИИ - для выбора направления передачи настроечной информации,Триггеры Т - Т 5 образуют блок памяти выбора направления, триггеры Т - Т, вместе с 5линиями задержки ЛЗ - Л 35 образуют регистр сдвига. Логические схемы И. - И.ИЛИ 4 и 11 Е составляют логический элемент.Вход 1 предназначен для подачи управляющих (сдвигающих) импульсов на регистрсдвига, вход 2 - для установки триггеров памяти выбора направления в нуль, Входы 8 -б - возбуждающие входы элемента, на которые поступают сигналы с возбуждающих выходов соседних элементов илп извне. Вход 7предназначен для установки в нуль триггераактивности, вход 8 - для подачи импульсов,разрешающих передать содержимое памятивыбора направлений на возбуждающие выходы элемента. Выходы 9 - 12 - возбуждающиевыходы элемента.Вход 18 предназначен для подачи импульсов, разрешающих содержимое регистра сдвига передать в память выбора направлений; 25входы И - 17 - настроечные входы, на которые поступает настроечная информация (коднастройки) с настроечных выходов соседнихэлементов или извне; выходы 18 - 21 - настроечные выходы; входы 22 - 25 - логиче- ЗОские входы элемента; выходы 2 б - 29 - егологические выходы.Если триггер активности находится в состоянии единица, то он выполняет следующие функции: разрешает установить в нуль 35триггеры блока памяти выбора направленийсигналом, поступающим на вход 2; разрешаетпереписать код из регистра сдвига в блок памяти выбора направлешгй сигналом, поступающим со входа 18 на схемы И, - И, выбора направлений; разрешает подать в регистр сдвига управляющие сдвигающие импульсы, поступающие на вход 1; разрешаетпередать содержимое блока памяти выборанаправлений на возбуждающие выходы 9 - 12, 45если на вход 8 подан разрешающий сигнал.Блок памяти выбора направлений предназначен для хранения кода, определяющего, какому из соседних элементов должна передаваться информация настройки. Сигналы с 0триггеров блока памяти выбора направленийпоступают на схемы И, - 1 Л выбора направления передачи возбуждения, разрешающие установить в единицу триггеры активности соседних элементов среды, и на схемы 55И - И 4 выбора направления передачинастроечной информации, разрешающие передать содержимое регистра сдвига соседнимэлементам.60Регистр сдвига, совместно с сигналом, подаваемым на вход 13, и сигналом с выхода схемы ИЛИ выполняет функцию выбора направлений. Прп этом, если хотя бы один из чриггеров памяти выбора направлений нахо дится в состоянии единица, то состояние блока памяти выбора направлений не изменяется; выполняет функцию запоминания кода настройки логического элемента.Один из возможных алгоритмов настройки вычислительной среды, построенной на базе предлагасмого элемента, состоит из следующих этапсв: 1. Устано)вка,в нуль триггеров активности; 11. Установка в единицу триггера активности элемента, расположенного на внешней стороне вычислительной среды (для этого подается сигнал на один из входов 3 - б); 111. Установка в нуль триггеров блока памяти выбора направлений (сигналом, подаваемым,на вход 2); 1 Ч, Установка в нуль регистра сдвига (сигналами, поступающими на вход 1); 7, Запись кода выбора направлений в регистр сдвига. Этот код последовательно поступает на один из входов 14 - 17 и по сигналам, подаваемым на вход 1, записывается в регистр сдвита; Л, Передача содержимого регистра сдвига в блок памяти выбора направлений по сигналу, поступающему на вход И;711, Для выбора второго элемента цепочки выполняются этапы П - Я и т. д. до тех пор, пока не будет выбрана требуемая цепочка; И 11, Запись в ретистр сдвига перьвого элемента выбранной цепочки кода настройки логического элемента последнего элемента цепочки; 1 Х. Сдвиг кода настройщики с репистра первого элемента цепочки в регистр второго элемента и запись в регистр первого элемента кода частройки логического элемента последнего элемента цепочки и т. д. до тех пор, пока все логические элементы цепочки не будут настроены на требуемое состояние,Таким образом, предлагаемый элемент позволяет построить вычислительную среду, в которой настройка производится так, что изменяетгя состояние только тех элементов, у которых возбужден триггер активности, Кроме того, введение в элемент блока памяти выбора направлений позволяет элементу среды передать код настройки любому из его соседних элементов, что дает возможность производить насгройку вычислительной среды как по одной цепочке, так и по нескольким цепочкам параллельно. Допускается также перестройка отдельных цепочек элементов и построение новых цепочек без разрушения уже настроенных цепочек элементов. Это позволяет изменять состояние регистров сдвига в цепочках элементов, в которых не было отказов, без изменения содержимого блока памяти выбора направлений, т, е. перестроить логическое поле вычислительной среды, не нарушая уже выбранную последовательность настройки элементов. Предлагаемый элемент позволяет также локализовать любую неисправность в вычислительной среде, независимо от расположения отказавших элементов. Все это приводит к повышению эффективности использования вычислительной среды.Г 1 редмет изобретения 1. Элемент вычислительной среды, содержащий триггер активности, регистр сдвига, схемы И выбора направления передачи возбуждения, логические схемы И, ИЛИ, инвсрторы и усилитель-формирователь, от,гггчаюигггггся тем, что, с целью повышения гибкости частройки и эффективности использования вычислительной среды, он содержит блок памяти выбора направлений, выполненный на триггерах, выходы которых соединены со входами схем И выбора направления передачи возбуждения, входами схем И выбора направления передачи настроечной информацшг и входами схемы ИЛИ, выход которой через линию задержки и усилитель-формирователь соединен со входами схем И выбора направления.2. Элемент по и, 1, отлгггаюгггггггся тем, что 6он содержиг схемы 11 выбора направле иия, первые входы которых соединены с выходом триггера активности, вторые входы - с источником импульсов, разрешающих содер жимое регистра сдвига передать в блок памяти выбора направлений, третьи входы через гигвертор, усилитель-формирователь, линю задержки и схему ИЛИ - с выходами триггеров блока памяти выбора направлений, 10 четвертые входы - с выходами регистра сдвига, а выходы - с единичными входами триггеров блока памяти выбора направлений.3. Элемент по п. 1, от.гичаюаийся тем, чтоон содержит схемы И выбора направления 15 переда ги настроечной информации, первыевходы которых соединены с выходамгг триггеров блока памяти выбора направлений, вторые - с выходом последнего триггера регистра сдвига, а выходы - с настроечными выхо.20 дами элемента.
СмотретьЗаявка
1207018
Э. В. ЕвреиноВ, А. И. Мишин, В. Г. Хрущев Институт математики
МПК / Метки
МПК: G06F 7/00
Метки: ссср
Опубликовано: 01.01.1969
Код ссылки
<a href="https://patents.su/3-239661-so-an-sssr.html" target="_blank" rel="follow" title="База патентов СССР">Со ан ссср</a>
Предыдущий патент: Преобразователь кода из системы остаточнб1х
Следующий патент: 239662
Случайный патент: Устройство для расфасовки и упаковки порошкообразных продуктов