Автоматический цифровой измеритель комплексных параметров

о"т о-т:хничеон-1 НД 11,ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 239428 Союз Советских Социалистических Республиквисимое от авт. свидетельства ЛЪ 1968 ( 1214519/18-1 Заявл с,л, 21 е, 2903 21 е, 3601 рисоединением заявки с МПК 6 01 г Сд 01 г Ъ Д 1 621.317.733(0 Приор ит Комитет по деламизобретений и откр зтпри Совете 1 бииистровСССР публиковано 18,111,1969. Б 1 оллстспь,с 11 бликования оппсаппя 25 Х 11.19 ат Авторы1 зобрстспп К. Г. Борисов, Е. А. Будницкая, Ф. Б. Гриневич,. Л. Утяков В 11 ТСЛ Ь АВТОМАТИЧЕСКИЙ ЦИФРОВОЙ ИЗМЕРИТЕЛ КОМПЛЕКСНЫХ ПАРАМЕТРОВ2 Известны автоматические цифровые измерители комплексных параметров, содержа 1 цпе блок управления, детектор равновесия, элементы памяти,Предлагаемый измеритель отличается от из- Б вестных тем, что снабжен регистром на запоминающих элементах, коммутатором, схемой переходов уравновешивания измерительной цепи, схемами совпадения и объединения, причем выход регистра соединен с его входом через 10 схему совпадения и схему переходов, которая подключена к детектору равновесия блока управления, а второй вход схемы совпадения через схему объединения соединен с поразрядными двухвходными схемами совпадения, 1 Б первые входы которых подсоединены к соответствующим разрядам коммутатора, вторые - к соответствующим выходам блока управления. Эти отличия позволяют унифицировать цифровые блоки устройства при различны 20 алгоритмах уравновешивания.На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 - принципиальная схема одного разряда регистра на основе фязоимпульсного элемента памяти, 25Автоматический цифровой измеритель комплексных параметров состоит из измерительной цепи 1, питаемой генератором 2. Выходпзмерительной цепи соединен с программным устройством 3, в состав которого входят детек тор рдв:1 овссия, триггер операций и блок управления. Выход детектора равновесия соединен с одним из входов логической схемы 4 персодов, выход которой связан с сс вторым входом через схему 5 совпадения и регистр б. Второй вход схемы совпадения соединен с выхсдом схемы 7 объединения, входами которой служат выходы поразрядных схем 8 совпадения. Первые воды последних подсоединены к соответствующим выходам блока управления программного устройства 3, а вторые - к разрядам коммутатора 9, выходы которого связаны одноименными разрядами регистра б, Параллельный выход регистра связан с коммтирюгци элементами измерительной це 11 змеритель работает следующим образом.Прп подключении объекта измерения на выоде измерительной цепи, питаемой генератором синусоиддльного напряжения, возникает сигнал рязоялянся, которып постмпяет ня Вод дстектора равновесия программного устройства. Детектор преобразует этот сигнал в импмльсы, колисство которы Однозначно Определяется величиной измеряемых параметров. Эт 11 11 мпльсы постп 11 От ня вход схс.ь 4 переходов, которая определяет порядок изменения состояний измерительной цепи посредством пзмспснпл результата, хранлщсч ося в соо 1 встствуОгнем разряде регистр.Урявновешивание измерительной цепи осуществляется по специальному алгоритму, который задается блоком управления программного устройства и реализуется с помощью схем 8 совпадения, схемы 7 объединения и коммутатора.Разрешающий сигнал с выхода блока управления в соответствии с алгоритмом поступасг олько на одну из схем совпадения. Когда ня второй ее вход поступает разрешающий сигнал с коммутатора, на выходе появляется импульс, который через схему объединения поступает на вход схемы совпадения. На второй вход схемы совпадения в соответствующий момент поступает разрешающий сигнал с выхода схемы переходов, При этом импульс с выхода схемы совпадения поступает на вход регистра, изменяя состояние измерительной цепи, коммутирующие элсмснты которой управляются регистром. Гснсратор 10 синхроппзпруюгцих импульсов служит для синхронизации р 2 боты регистра. КаждыЙ разряд регистра содержит десятичную ячейку памяти с выходными (диод 11, конденсатор 12, сопротивление 13) и входными (диод 14, конденсатор 1 я, сопротивление 16) ключами.Ячейка работаст следующим образом.Конденсатор 17 через переход эмпттср-бязя транзистора 18 и сопротивление 19 заряжается от источника напряжения 20. Когда потсн. циал в точке А достигает уровня напряжения, открывается диод 21, ток через конденсатор 17 прекращается, транзистор 18 закрывается, и очередной импульс тактовой последовательнос. и, поступающий на клемму 22, открывает транзистор 23. При этом конденсатор 17 практически мгновенно разряжается через открытый транзистор 23, диод 24, сопротивление 26. Этот процесс периодически повторяется. Постоянная времени зарядной цепи выбирается такой, что каждый десягыЙ импульс тактовоЙ последовательности открывает транзистор 23.13 этом случае импульсы на выходе ячейки (коллектор транзистора 23) совпадают с им пульсами ня одном яз десяти выходов генератора констант, однозначно характеризуя состояние ячейки. Установка элемента памятинужное состояние осуществляется подачейсоответствующей константы ня клемму 26.10 Применение фазоимпульсного элемента памяти обеспечивает упрощение цифровых приборов, повышая надежность их работы. 11 спользование регистров позволяет унифицировать цифровую часть измерителей независимо 15 от способа уравновешивания параметров и, такгм образом, облегчает задачу построения универсальных измерительных приборов. Предмет изобретения20Лвтомятичсский цифровой измеритель комплексных параметров, содержащий блок управления, детектор равновесия, элементы памяти, отличающийся тем, что, с целью учи фикации цифровых блоков устройства приразличных алгоритмах уравновешивания, например поразрядном, следящем, он снабжен регистром на запоминающих элементах, коммуатором, схемой переходов уравновешивания из мерительной цепи, схемами совпадения и объединения, причем выход регистра соединен с его входом через схему совпадения и схему переходов, которая подключена к детектору равновесия блока управления, а второй вход 35 вышеупомянутой схемы совпадения через схему объсдинсния соединен с поразрядными двухвходными схемами совпадения, первые входы которых подсоединены к соответствующим разрядам коммутатора, вторые - к соот нстствующим выходам блока управления/7 аргыюлмжи А лт Фиг 7 Составитель В. А, Скомородов Техред Л. Я. Левина Корректор 3. И. Чванкина Редактор А. Пейсоченко Заказ 1686/15 Тираж 480 ПодписноеЦБИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССРМосква, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, д. 2