Преобразователь код-временной интервал

(51)4 Н 03 МОПИСАНИЕ ИЗОБРЕТК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(57) Изббретение относится к импульсной технике и может применяться в устройствах преобразования и кодирования информации. Целью изобретения является повышение точности в широком диапазоне преобразования и повышение надежности за счет снижения достигаемой дискретности путем определенной коммутации работы программируемых делителей частоты 7-1, 7-2, 7-3, 7-4 с помощью коммутаторов 8.-1, 8-2, 8-3. Программируемьй делитель 7 содержит ключ 9, счетчик 10 импульсов, элемент 1 сравнения и блок 12 памяти, а каждый коммутатор 8 содержит элементы13 и 14 И и элемент 15 ИЛИ,В исходном состоянии информация в блоках 12отсутствует и на выходе элемента ИЛИ15 коммутатор 8-1 устанавливаетсяединичный сигнал, разрешающий прохождение через элемент И 6 импульсов,формируемых на выходе программируемого делителя 7-1, входы которого соответственно соединены с выходом генератора 1 эталонной частоты, шиной 2начала преобразования и шинами 3входного кода, . которые также подключены к соответствующим входам всех,программируемых делителей 7-2, 7-3,7-4. После записи в блоках 2 инфор- Емации о величине временного интерва- ффла с учетом того, что на шине 5 уста" ф фновки логической единицы действует С,сигнал, коммутаторы 8-1, 8-2, 8-3 таким образом коммутируют импульсные епоследовательности с программируемыхделителей 7-1, 7-2, 7-3, 7-4, чтона выходной шине 4 формируется выход-,ной временной интервал .с высокойточностью. 2 з.п. ф-лы, 2 ил.Изобретение относится к импульсной технике и может применяться вустройствах преобразования и кодирования информации вычислительно-управляющих, контрольно-измерительных и 5информационных комплексов.Целью изобретения является повышение точности в широком диапазонепреобразования и повышение надежности за счет снижения достигаемойдискретности путем определенной коммутации работы программируемых дели-телей частоты,На фиг. 1 изображена функциональная схема преобразования код-временной интервал; на фиг, 2 - временныедиаграммы, поясняющие работу преобразователя,Преобразователь код-временной интервал содержит генератор 1 эталонной частоты, шину 2 начала преобразования, шины 3 входного кода, выходную шину 4, шину 5 установки логической единицы, элемент 6 И, программируемые делители частоты 7-1, 257-27-п и коммутаторы 8-1, 8-2,,8-(п)(начертеже приведенпример реализации преобразователядля п=4), Каждый из программируемыхделителей частоты 7 содержит ключ 9, 30счетчик 10 импульсов, элемент 11сравнения и блок 12 памяти, а каждыйкоммутатор 8 содержит элементы 13и 14 И и элемент 15 ИЛИ.Первые входы программируемых дели 35 телей частоты 7 являются соответствующими шинами 3 входного кода, выход генератора 1 подключен к второму входу программируемого делителя частотыао 7-1, выход которого соединен с первым, входом элемента 6 И, выход которого является выходной шиной 4Первый и второй входы коммутаторов 8-1, 8-2, 8-3 соединены с первый и вторым выхо 45 дами соответствующих программируемых делителей частоты 7-2, 7-3, 7-4, второй и третий входы которых подключены соответственно к первым выходам про граммируемых делителей частоты 7-1, 7-2, 7-3 и коммутаторов 8-1, 8-2,50 8-3. Третий и четвертый входы коммутаторов 8-1, 8-2 соответственно соединены с вторым и третьим выходами соответствующих и последующих коммутаторов 8-2, 8-3, а третий и четвер тый входы коммутатора 8-3 объединены и являются шиной 5. Второй выход ком.мутатора 8-1 подключен к второму входу элемента 6, а третий вход первогопрограммируемого делителя частоты.7-1 является шиной 2,При этом первый и второй входыэлемента 15 соответственно соединеныс выходами элементов 13 и 14, первыевходы которых являются соответственно первым и вторым входами коммутаторов 8-1, 8-2, 8-3, а,вторые вхо-ды - соответственно третьим и четвертым входами коммутаторов 8-1,8-2, 8-3, первый, второй и третийвыходы которых являются соответствен-,но первым входом, выходом и вторымвходом элемента 15,Выход элемента 1 сравнения является выходом программируемого делителя частоты 7, а первые и вторые входы подключены соответственно к выходам .счетчика 10 импульсов и первымвыходом блока 12 памяти, второй выход и входы которого являются соответственно вторым выходом и первымивходами программируемого делителячастоты 7, второй и третий входы которого являются соответственно первым и вторым входами ключа 9, вьпГодкоторого соединен с входом счетчика10 импульсов,Преобразователь код-временной интервал работает следующим образом,В исходом состоянии в блоках 12памятиотсутствует информация. Приэтом на информационных выходах блоков 12 памяти установлен "0", на вы-ходах счетчиков 10 - также "0", следовательно, на выходах элементов 11сравнения и первых входах ключей 9программируемых делителей 7-2, 7-3,7-4 частоты устанавливается ."1",На вторых выходах блоков 12 памяти делителей 7-2, 7-3, 7-4, соециненных с первыми входами логическихэлементов И 14 коммутаторов 8-1,8-2, 8-3, также устанавливается "1",Поскольку на вторых входах элементов13 и 14 И коммутатора 8-3 присутствует "1", то на их выходах и, следовательно, выходах коммутатора 8-3 находится "1"; При этом ключ 9 программируемого делителя частоты 7-4 закрыт.На выходах коммутатора 8-2, образованных вторыми входами элементов 13и 14 И, устанавливается "1",Поскольку на первых входах элементов 13 и 14 И коммутатора 8-2 Установлена "1" (посредством выходныхсигналов соответствующих элемента 11123824 3,сравнения и блока 12 памяти), то на .выходах элементов 13 и 14 И и, следовательно, на входах коммутатора 8-и ключа 9 также устанавливается "1",Ключ 9 делителя 7-3 также закрыт.Поскольку на других входах коммутатора 8-1 также установлена "1" по.средством схемы 1 сравнения и блока12 памяти делителя 7-2, то на выходахэлементов 13 и 14 И и, следовательно, 10на входе ключа 9 делителя 7-2 и навыходе элемента 15 ИЛИ коммутатора8-1, устанавливается "1". Ключ 9 делителя 7-2 закрыт,Сигнал "1", поступая с выхода15элемента 15 ИЛИ на вход элемента И 6,является сигналом разрешения прохождения импульсов преобразования черезэлемент 6 И на выход устройства.Началу формирования временного 20интервала предшествует запись в блоке 12 памяти информации о величинелзаданного временного интервала (устройство записи информации на фиг.не показано). Пусть необходимо получить временной интервал длительнос тью 11, 14 мкс при частоте эталонного генератора Г =100 МГц (Т,10 нс), тогда в блок 12 памяти делителя 7-1 занесется код числа 4, соответствующий единицам значений фор". мируемого временного интервала, а вблоки 12 памяти программируемых делителей 7-2, 7-3, 7-4 - код числа 1,соответствующий десяткам, сотнями тысячам значений, Эти коды устанавливаются на выходах блоков 12 памятии, следовательно, входах соответствующих элементов 11 сравнения,При появлении информации в блоках 40 2 памяти программируемых делителей 7-1, 7-2, 7-3, 7-4 на выходах элемен тов 11 сравнения и вторых выходах блоков )2 памяти устанавливается ,"0", в результате чего изменяются45 выходные состояния соответствующих коммутаторов 8-1, 8-2, 8-3 и ключей 9 соответствующих делителей. На входе элемента И 6 также устанавливается "0", эапрещаюшдй прохождение импульса преобразования на выход устройства. Ключи .9 закрыты.В момент времени С на управляющий второйвход ключа 9 первого программируемого делителя 7-1 поступает сиг нал "Пуск", являющийся импульсом разрешения преобразования (фиг 2 а), в результате чего импульсы с выхода генератора 1 эталонной частоты проходят через открытый ключ 9 на вход счетчика 1 О импульсов делителя 7- (фиг. 2 б). По достижении на выходах разрядов счетчика 10 импульсов кода, равного коду, записанному в блоке 12 памяти, элемент 1 сравнения фиксирует равенство кодов (фиг, 2 в, момент времени С) и,формирует импульс длительностью, равной периоду Т , который поступает через открытый ключ 9 делителя 7-2 на вход соответствующего счетчика 10 импульсов. Поскольку в блоке 12 памяти делителя 7-2 записан код числа 1, то на выходах счетчика 10 импульсов и блока 12 памяти устанавливаются равные коды, Элемент 11 сравнения делителя -2 фиксирует равенство кодов (фиг. 2 г, момент времени С ) и вырабатывает импульс длительностью Т =10 нс, который аналогичным образом через открытый ключ 9 делителя 7-3 поступает на соответствующий счетчик 10 импульсов. Так как в блоке 12 памяти делителя 7-3 записан код числа 1, то элемент 11 сравнения фиксирует равенство кодов (фиг. 2 д, момент временй С ), и на его выходе появляется импульс длительностью Т, 100, который анайогичным образом через открытый ключ 19 делителя 7-4 проходит на соответствующий счетчик 10 импульсов, Элемент 11 сравнения делителя 7-3 фик" сирует равенство кодов счетчика 1 О импульсов и блока 12 памяти (фиг.2 г, момент времени С, ) и на его выходе появляется "1", которая поступает на вход элемента И 13 коммутатора 8-3, Поскольку на втором входе элемента 13 И присутствует "1", то на его входе и, следовательно, на входах ключа 9 делителя 7-4 и элемента ИЛИ 15 коммутатора 8-3 появляется "1",Ключ 9 делителя 7-4 закрывается, запрещая прохождение импульса элемента 11 сравнения предыдущего делителя 7-3, а на выходе элемента ИЛИ 15 ком-. мутатора 8-3 и, следовательно, на входе элемента 13 И коммутатора 8-2 появляется 1 , разрешающая прохож 11 идение через нее импульса с выхода соответствующего элемента 11 сравне-, ния. Как только с выхода элемента 11сравнения делителя 7-2 на счетчик Оделителя 7-3 (через открытый ключ 9)придет 9-й импульс (по отношениюк моменту времени С ), снова совпадут коды чисел счетчика 10 импульсов и блока 12 памяти делителя 7-3, При этом срабатывает соответствуюЩий элемент 11 сравнения (фиг. 2, д, момент времени С ) и на его выходе появляется "1", описанным образом приводя - щая к выключению ключа 9 делителя 7-3 и открыванию элемента 13 И,ком" О мутатора 8-1. Интервал времени С -С5 б составляет Т, 900. Аналогичным образом, в момент равенства кодов счетчика 10 импульсов и блока 12 памяти делителя 7-2, что наступает по 5 окончании 9-го импульса с момента времени С с выхода элемента 11 сравнения делителя 7-1 на счетчик 10 делителя 7-2 проходит импульс и происходит срабатывание элемента 11 срав-,20 кения делителя 7-2 (фиг. 2, г, момент времени С,), закрывание соответствующего ключа 9 и открывание элемента 6 И. Временной интервал С -С, составляет Т 90, ,25В момент равенства кодов счетчика 10 импульсов и блока 12 памяти делителя 7-1, чтопроизойдет по окончании 9-го импульса с генератора 1 эталонной частоты с момента временисрабатывает элемент 11 сравнения этого делителя (фиг. 2, в, момент времени С ), временной интервал С -Я Эсоставляет Т 9. На выходе эле 9 Т1 и 35 мента 11 сравнения появляется "1", котораяпройдя через открытый элемент 6 И на выход преобразователя, формирует импульс конца преобразования, длительностью, равной периоду Т,40 частоты генератора 1.эталонной частоты (фиг. 2, ж, момент времени С ).Таким образом, на выходе преобразователя код-временной интервал сформирован временной интервал длитель 45 ностью 114 Т . При этом погрешность преобразования определяется лишь задержками переключения разрядов первого счетчика, которые незначительны и могут быть скомпенсированы.50Формула изобретения 1. Преобразователь код-временной интервал, содержащий по числу разрядов входного кода п программируемых делителей частоты, первые входы которых являются соответствующими шинами входного кода, генератор эталонной частоты, выход которого соединенс вторым входом первого программируемого делителя частоты, выход которого подключен к первому входу элемента И, выход которогоявляется выходной шиной, о т л и ч а ю щ и й с ятем, что, с целью повышения точностив широком диапазоне преобразованияи упрощения преобразователя, в неговведены икоммутаторов, первый ивторой входы каждого -го из которыхсоответственно соединены с первыми вторым выходами соответствующего(+1)-го программируемого делителячастоты, второй и третий входы каждого -го из. которых, кроме первого,подключены соответственно к первымвыходам соответствующих (х)-гопрограммируемого делителя частотыи (-1)-го коммутатора, при этом третий и четвертый входы каждого .-гокоммутатора, кроме последнего, соответственно соединены с вторым и третьим выходами .соответствующего (ь++1)-го коммутатора, а третий и четвертый входы последнего (и)-го коммутатора объединены и являются шинойустановки логической единицы, причемвторой выход первого коммутатора под.ключен к второму входу элемента И,а третий вход первого программируемого делителя частоты является шинойначала преобразования. 2. Преобразователь по п, 1, о т - л и ч а ю щ и й с я тем, что комму" татор выполнен на первом,и втором элементах И и элементе ИЛИ, первый. и второй входы которого соответственно соединены с выходами первого и второго элементов И, первые входы которых являются соответственно первым и вторым входами коммутатора, а вторые входы - соответственно третьим и четвертым входами коммутатора, первый, второй и третий выходы которого являются соответственно первым входом, выходом и вторым входом элемента ИЛИ.3. Преобразователь по и. 1, о т - л и ч а ю щ и й с я тем, что программируемый делитель частоты выполнен на ключе, счетчике импульсов, блоке памяти и элементе сравнения, выход которого является первым выходом программируемого делителя частоты, а первые и вторые входы подклю1238241 г Составитель В. Бойто Парфенова Техред М.Ходаничедакт рректор А, Зимокосов. оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,чены соответственно к выходам счетчика и первым выходам блока памяти,второй выход и входы которого являются соответственно вторым выходом ипервыми входами программируемого де 304/58 Тираж 816 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рлителя частоты, второй и третий входы которого являются соответственнопервым и вторым входами ключа, выходкоторого соединен с входом счетчикаимпульсов. Подписномитета СССРоткрытийская наб д. 4/