Преобразователь параллельного кода в последовательный
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 2177 2 Союз Советских Социалистических РеспубликЗависимое от авт, свидетельства-Заявлено 06 Л 1.1967 ( 1131635/26-24)с присоединением заявкиПриоритетОпубликовано 07,Ч.1968, Бюллетень16Дата опубликования описания 22.Ч 111.1968 Кл, 42 птз, 5/04 МПК С 061УДК 681.325,63(088,8) Комитет ло делам изобретений и открытий лрн Сосете Министров СССРЗаявитель ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО КОДА В ПОСЛЕДОВАТЕЛЬНЬ 1 ЙИзвестен преобразователь параллельного кода в последовательный, содержащий сдвиговые регистры, генератор тактовых сигналов, логические схемы ввода и вывода информации и шину сигналов запуска.Предложенное устройство отличается от известных тем, что в нем нулевой выход сигнального триггера вместе с нулевыми выходами триггеров основного сдвигового регист ра, кроме триггера младшего разряда, соединены через схему совпадения с управляющим входом генератора тактовых сигналов, выход которого соединен с выходной схемой совпадения и через первый инвертор соединен с сигнальным триггером, со сбросовыми входами триггеров вспомогательного сдвигового регистра и через соответствующие схемы совпа дения - с триггерами основного регистра, выход первого инвертора через второй инвертор и схему совпадения подключен ко входам триггеров вспомогательного регистра, выходы триггеров вспомогательного регистра через схемы совпадения подключены к соответствующим входам триггеров основного регистра, выход третьего инвертора через четвертый инвертор соединен со входом сигнального тршгера, а также через схемы совпадения со входами триггеров основного регистра, единичные выходы предыдущих триггеров основного регистра, кроме младшего, подключены через схемы совпадения к последующим разряднымтриггерам вспомогательного регистра, младший разряд основного регистра соединен свыходной схемой совпадения, шина сигналов5 запуска соединена со входом третьего инвертора. Это позволяет упростить и повысить надежность преобразования,На чертеже дана функциональная схемапреобразователя параллельного кода в после 10 довательный на три разряда.Преобразователь содержит основные триггеры 1 - 3 сдвигового регистра, вспомогательные триггеры 4 - б сдвигового регистра, генератор 7 тактовых (сдвиговых) сигналов, триг 15 гер 8 сигнальный, диодные схемы 9 - 22 совпадения и усилители-инверторы 23 - 2 б.Преобразователь построен на унифицированных потенциальных элементах.Триггеры 1 - б представляют собой сдвиго20 вый регистр для приема преобразуемой информации, сдвига ее в сторону младших разрядови выдачи в виде последовательного кода.Сдвиговый регистр греобразователя построенпо двухтактной схем .,25 Генератор тактов ых сигналов построен потрехточечной схеме и представляет собой потенциальный триггер, в цепь обратной связикоторого включена стандартная линия задержки, определяющая частоту его работы,30 Генератор может быть заторможен подачейуправляющего сигнала на один из его входов и служит для выработки тактовых сигналов, необходимых для управления работой сдвигового регистра при осуществлении в нем сдвига преобразуемой информации. Частота тактовых сигналов генератора должна быть выше частоты сигналов запуска не менее, чем в и раз, (и - число разрядов преобразователя),Сигнальный триггер 8 предназначен для торможения генератора тактовых сигналов в момент окончания преобразования.Блок автоматического торможения генератора включает в себя сигнальный триггер 8 и диодную схему совпадения 10, на входы которой заведены нулевой выход сигнального триггера и нулевые выходы основных триггеров сдвигового регистра без триггера младшего разряда. Выход схемы совпадения 10 управляет работой генератора тактовых сигналов по правому единичному входу.Инверторы 24 и 25, служат для усиления тактовых сигналов, инвертирования их и образования двух серий сдвиговых сигналов, сдвинутых по фазе на 180 относительно друг друга,Устройство работает следующим образом.Преобразуемый параллельный код записывается в регистр преобразователя при поступлении на инвертор 25 сигнала запуска единичного уровня. С выхода инвертора 25 нулевой потенциал поступает на сброс регистра в нуль и на блокировку генератора 7 тактовых сигналов.Единичный потенциал на вход сигнального триггера поступает непосредственно с с выхода инвертора 2 б. Поэтому при записи любой кодовой комбинации в сигнальном триггере записывается единица, чем снимаечся тормозящий потенциал с выхода схемы совпадения 10. После снятия сигнала запуска, генератор растормаживается и выдает серию тактовых сигналов на сдвиговый регистр. Каждый тактовый сигнал, усиленный инверторами 23 и 24, продвигает кодовую комбинацию на один разряд вправо. Потенциалы, соответствующие преобразуемой кодовой комбинации, поступают в линию с выхода схемы совпадения 9. На один из входов схемы совпадения поступают сигналы от генератора, на другой - потенциалы с триггера 1 младшего разряда регистра.Если триггер 1 находится в единичном состоянии, при подаче тактового сигнала в линию поступает потенциал единичного уровня, При выдвижении в триггер младшего разряда нуля схема совпадения не возбуждается, и в линию поступает нулевой потенциал. Таким образом, при поочередном выдвижении в триггер младшего разряда регистра кодовой комбинации в линию поступают потенциалы, соответствующие преобразуемому коду,Особую сложность в преобразователях параллельного кода в последовательный представляет вопрос о выдаче в линию числа так товых сигналов, строго соответствующих числу разрядов преобразуемого кода. Действительно, при преобразовании кода 0011 триг;" Игеры сдвигового регистра оказываются в ну 5 алевом состоянии через два такта, и на генератор поступает тормозящий потенциал. В приемном устройстве код принят неверно и информация полностью искажается. Чтобы предотвратить преждевременное торможение Ы генератора, в преобразователе применен дополнительный сигнальный триггер 8. Единица, записанная в этот триггер при любой ко.довой комбинации, продвигается до тех пор, пока не поступит в триггер младшего разряда, Управление работой генератора не зависит от состояния триггера младшего разряда, т. е.генератор затормаживается, как только все предыдущие разряды регистра оказываются в нулевом состоянии, и на схему совпадения 10 поступают единичные потенциалы с левых плечей основных триггеров 1 - 3 сдвигового регистра, Единица, записанная в сигнальный триггер, в линию не выдается.Скорость работы преобразователя зависитот его разрядности, так как прием нового кода может быть осуществлен после полного выдвижения предыдущего.Для построения преобразователя на большое число разрядов преобразуемого кода необходимо увеличить число разрядов сдвигового регистра и подать выходы левых плечей основных триггеров на схему совпадения 10. 35 40 45 50 55 60 65 Предмет изобретенияПреобразователь параллельного кода в последовательный, содержащий сдвиговые регистры, генератор тактовых сигналов, логические схемы ввода и вывода информации, шину сигналов запуска, отличающийся тем, что, с целью упрощения, повышения надежности преобразования, в нем нулевой выход сигнального триггера вместе с нулевыми выходами триггеров основного сдвигового ре гистра, кроме триггера младшего разряда, соединены через схему совпадения с управляющим входом генератора тактовых сигналов, выход которого соединен с выходной схе. мой совпадения и через первый инвертор соединен с сигнальнымтриггером, со сбросовыми входами триггеров вспомогательного сдвигового регистра и через соответствующие схемы совпадения - с триггерами основного регистра, выход первого инвертора через второй инвертор и схемы совпадения подключен ко входам триггеров вспомогательного регистра, выходы триггеров вспомогательного регистра через схемы совпадения подключены к соответствующим входам триггеров основного регистра, выход третьего инвертора через четвертый инвертор соединен со входом сигнального триггера, а также через схемы совпадения со входами триггеров основного регистра, единичные выходы предыдущих триггеров основного регистра, кроме младшего,217712 подключены через схемы совпадения к последу 1 ощим разрядным триггерам вспомогатель- ного регистра, младший разряд основного ре 8 хадпорайяевьнегв кп 1 а Составитель Е. В. Максимов Техред Т. П. Курилко Корректоры: Т. Д. Чунаева и А. П. ВасильеваРедактор Л, А. Утелина Заказ 2037/16 Тираж 530 Подписное ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров ССС 1 з Москва, Центр, пр. Серова, д. 4 Типография, пр. Сапунова, 2 Зал,цгнця зопснсгистра соединен с выходной схемой совпадения, шина сигналов запуска соединена со входом третьего инвертора.
СмотретьЗаявка
1131635
И. В. Бутусов, К. П. Гордейчук, Е. Мороз Институт автоматики
МПК / Метки
МПК: H03M 9/00
Метки: кода, параллельного, последовательный
Опубликовано: 01.01.1968
Код ссылки
<a href="https://patents.su/3-217712-preobrazovatel-parallelnogo-koda-v-posledovatelnyjj.html" target="_blank" rel="follow" title="База патентов СССР">Преобразователь параллельного кода в последовательный</a>
Предыдущий патент: Трехтактный регистр сдвига на элел1ентах магнитной развязки
Следующий патент: 217713
Случайный патент: Устройство для получения поризованного материала из шлаковых расплавов