Устройство для передачи и приема сигналов

НИЕ ИЗОБРЕТЕНИ О К ПАТЕНТУ редачи устройретения печения УстройпереКомитет Российской Федерации по патентам и товарным знакам 1) 4904774/092) 25.1 2,906) 30.10.93 Бюл. Йд 39-401) Научно-исследовательский институт автомати(2) Делков ГЕ; 1(ирилюк НЛ.(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМАСИГНАЛОВ(5) .Изобретение относится к технике педанных в частности к среднескоростномуству преобразования сигналов. Цепью изобявляется упрощение устройства путем обессохранения синфазности тактовых частот.ство преобразования сигналов содержит на(19 р ИУ (1 ц (5 Ц 5 Н 04 Ь 27 18 Н 04 Ь 5 16 дающей стороне генератор 1 несущей, блок 2 добавления-вычитания, делитель 3 частоты на четыре, полосовой фильтр 4, перемножитепь 5, генератор 6 частоты переноса, фильтр 7 низкой частоты, кодировщик 8, а на приемной стороне - перемножитель 24, полосовой фильтр 27, предельный ограничитель 28, дифференцирующую цепь 12, импульсный фазовый детектор 12, логический блок 14. Дпя достижения цели введены фазовые дискриминаторы 18, 21 ЯЗ-триггер 19. реверсивный счетчик 22, два управляемых депитепя 10, 23 частоты, три депитепя частоты, 11, 26, 27, задающие генератор 9, 29, эпе - менты ИЛИ 30, 31, формирователь 32 режимов, которые позволяют достич сохранение синфазности передающих и приемных тактовых частот двух аппаратов. 1 ил,Изобретение относится к технике передачи данных, в частности к среднескоростному устройству преобразования сигналов.Цель изобретения - упрощение устройства путем обеспечения сохранения синхрофазности тактовых частот.На чертеже изображена структурнаяэлектрическая схема предложенного устройства.Устройство содержит по передающейстороне генератор 1 несущей, блок 2 добавления-вычитания, делитель 3 частот на четыре, полосовой фильтр 4, перемножитель 5,генератор 6 частоты переноса, фильтр 7 низких частот, блок 8 кодирования, задающий 15генератор 9, управляемый делитель 10 частоты и делитель 11 частоты, на приемнойстороне - первую дифференцирующую цепь12, импульсный фазовый детектор 13, логический блок 14, делитель 15 частоты на четыре, генератор 16 частот переноса, блок 17выделения когерентного колебания, первыйфазовый дискриминатор 18, ВЗ-триггер 19,вторую дифференцирующую цепь 20, второй фазовый дискриминатор 21, реверсивный счетчик 22, управляемый делитель 23частоты, перемножитель 24, второй, первыйделители 25, 26 частоты, полосовой Фильтр27, предельный ограничитель 28, задающийгенератор 29, второй, первый элементы 30ИЛИ ЗО, 31, формирователь 32 режимов.Сигнал, соответствующий передаваемому сообщению, поступает на входы уст-.ройства и кодировщика 8, на второй входкоторогэ поступает тактовая частота, Кодировщик 8 осуществляет управление количеством добавляемых или вычитаемыхимпульсов в соответствии с принятым кодом. Модуляция осуществляется путем дискретного сдвига фазы высокочастотного 40прямоугольного несущего колебания, вырабатываемого на передающей стороне генератором 1. Это колебание через блок 2добавления-вычитания импульсов поступает на делитель 3 частоты, который делит 45частоту несущего колебания на 4, После делителя 3 модулированный сигнал поступаетна полосовой фильтр 4, который формируетспектр передаваемого сигнала. Переносспектра вниз по частоте осуществляется 50при помощи генератора 6 частоты переноса,перемножителя 5 и фильтра 7 низкой частоты, сигнал с выхода которого выдается вканал,На приемной стороне сигнал, поступающий из канала, переносится вверх по спектру при помощи генератора 16 частотыпереноса, перемножителя 24 и полосовогофильтра 27. Демодуляция сигнала, которыйчерез предельный ограничитель 28 поступает на вход дифференцирующей цепи 12, осуществляется с помощью импульсного фазового детектора 13, логического блока 14, блока 17 выделения когерентного колебания и делителя 15 на четыре. Обнаруженная блоком 17 выделения когерентного колебания разность фаз между сигналами от дифференцирующей цепи 12 и делителя 15 "округляется" по величине в логическом блоке 14 до целого числа, кратного л/2, На основании вычисленного значения, во-первых, делается вывод о поступившей информационной комбинациии, во-вторых, устанавливается делитель 15 в одно из четырех положений, соответствующее оцененной фазовой позиции пришедшего элемента сигнала, При поступлении очередного значения также оценивается информационное фаэовое приращение, производится соответствующая установка делителя и т,д, Операция оценки осуществляется в центральной наименее искаженной части элемента сигнала, определяемой положением тактового импульса, формируемого схемой автоподстройки, состоящей из фазового дискриминатора 21, реверсивного счетчика 22, управляемого делителя 10 частоты, делителя 26 и задающего генератора 29.Необходимые для работы схемы авто- подстройки импульсы формируются при помощи фазового дискриминатора 18, й 5-триггера 19 и дифференцирующей цепи 20. Сформированные таким образом импульсы подстройки поступают на первый вход фазового дискриминатора 21, на другой вход которого подаются импульсы делителя частоты 26.Фазовый дискриминатор 18 в зависимости от величины рассогласования фаз формирует на своих выходах коррекционные импульсы, которые поступают на соответствующие входы реверсивного счетчика 22 и элементов ИЛИ 30 и 31. Импульсы с выхода реверсивного счетчика поступают на соответствующие входы управляемого делителя частоты 10, обеспечивающего добавление и исключение импульсов. Так как момент появления коррекционных импульсов по отношению к тактовым произволен, то второй управляемый делитель 10 решает задачу совмещения по фазе коррекционных импульсов задающего генератора 29, Таким образом, частота, снимаемая с делителя 26, не имеет расхождения по фазе с коррекционными импульсами, Формирователь режимов 32, который легко реализовать на двух тумблерах, подает команды управления СИМПЛЕКС и ПРИЕМ на входы элементов ИЛИ 30 и 31 в виде низкого потенциала, в2002375 Ф о рмул а изобретен ия Составитель Н.ЛазареваТехред М.Моргентал Корректор М Ткач Редактор А.Бер Заказ 3177 Тираж Подписное НПО "Поиск" Роспатента113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 результате коррекционные импульсы с выходом фазового дискриминатора 21 поступают на соответствующие входы управляемого делителя 23. Этот управляемый делитель совмещает по фазе коррекционные импульсы, формируемые приемником, и импульсы задающего генеУСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛОВ, содержащее на передающей стороне последовательно соединенные генератор несущей, блок добавления-вычитания, делитель частоты на четыре, полосовой фильтр, перемножитель, к второму входу которого подключен выход генератора частоты переноса и фильтр низкой частоты, а также блок кодирования, первый вход которого является входом устройства, а выход соединен с вторым входом блока добавления-вычитания, на приемной стороне - последовательно соединенные перемножитель, к второму входу которого подключен генератор переноса частоты, полосовой Фильтр, предельный ограничитель, первую дифференцирующую цепь, импульсный фазовый детектор, логический блок, выход которого соединен с первым входом делителя частоты на четыре и является выходом устройства, выход первой дифференцирующей цепи соединен с входом блока выделения когеретного колебания, выход которого соединен с вторым входом делителя частоты на четыре, выход которого соединен с вторым входом импульсного фазового детектора, отличающееся тем, что, с целью упрощения устройства путем обеспечения сохранения синфазности тактовых частот, введены на передающей стороне последовательно соединенные задающий генератор, управляемый делитель частоты и делитель частот, выход которого соединен с тактовым входом блока кодирования, на приемной стороне - последовательно соединенные ратора 29. Частота, снимается с делителя 27и не имеет расхождения по фазе с приемнойтактовой частотой.(56) Данилов Б,С, и др, Устройство преобразования сигналов передачи данных. М,:Связь, 1979, с, 83 - 84. первый фазовый дискриминатор, ВЯ-триггер, вторая дифференцирующая цепь, второй фазовый дискриминатор, реверсивный счетчик, управлямый делитель частоты и первый делитель частоты, задающий генератор, второй делитель частоты, два элемента ИЛИ и формирователь режимов, причем первый вход первого фазового дискриминатора соединен с выходом первой дифференцирующей цепи, второй вход - с выходом второго делителя частоты. вход которого соединен с выходом блока выделения когерентного колебания, второй выход первого фазового дискриминатора соединен с Я-входом ВЯ.-триггера, второй 25 . вход второго фазового дискриминатора соединен с выходом первого делителя часто-ты, соединенным с третьим входом импульсного фазового детектора. первый выход второго фазового дискриминатора 30 соединен с первым входом первого элемента ИЛИ и с первым входом реверсивного счетчика, второй выход второго фазового дискриминатора соединен с вторым входом реверсивного счетчика и первым входом второго элемента ИЛИ, второй и третий входы которого и второй и третий входы первого элемента ИЛИ соединены с соответствующими выходами формирова- .теля режимов, выходы первого и второго элементов ИЛИ соединены с соответствующими входами управляемого делителя частоты передающей стороны, выход задающего генератора приемной стороны соединен с вторым входом управляемого делителя частоты, третий вход которого соединен с вторым выходом реверсивного счетчика,