Делитель частоты импульсов

ОПИСАНИЕИЗОБРЕТЕНИЯК АРТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(61) Дополнительное к авт. саид-ву влено 23.09.76 (21) 2405883/18-21единением заявки1 М. Кл Н 03 К 2310 осударственный комитет СССР но делам изобретений и открытий(088 8) Опубликовано 150429. Бюллетень14Дата опубликования описания 150479 72) Авторы изобретен й радиотехнический институт им.В.Д.Калмыков Таганрог 54 ) ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ еля явля ействие. тоты импул ка импульуправления становки ояние, со- соединенИзвест сов, сост сов на тр схемы сов счетчика держащейен делитель ча оящий из счетч иггерах, блока падений, цепи в исходное сос последовательн и И и ИЛИ 111. атком такого состаточная на е ячейк Недост ется нет еж уги дыо Изобретение относится к импулной технике. ч чика явля ед д ностьНаиболее близким по технической сущности к данному изобретению является делитель частоты, содержащий генератор импульсов, триггерный счетчик импульсов, входы установки триггеров которого соединены с выходами логических элементов И, один вход каждого из которых соединен с выходом первого дешифратора, др входы которого соединены с одноименными входами второго дешифратора и с выходами триггеров счетчика, а соответствующие выходы дешифраторов соединены между собой и подключены ко входам блока управления, выхо которого подключены ко вторым вх дам логических элементов И 121 . Недостатком этого делитется недостаточное быстродЦелью изобретения является повышение быстродействия,Поставленная цель достигается тем,что в делитель частоты, содержащийгенератор импульсов, триггерный счетчик импульсов, входы установки триггеров которого соединены с выходамилогических элементов И, один входкаждого из которых соединен с выходом первого дешифратора, одни входыкоторого соединены с одноименнымивходами второго дешифратора и с выходами триггеров счетчика, а соответствующие другие входы дешифраторов соединены между собой и подключены к первым выходам блока управления, другие выходы которого подключены ко вторым входам логическихэлементов И, введены счетный триггери логический элемент ИЛИ, причемвход счетного, триггера соединен свыходом генератора импульсов, выходсчетного триггера соединен со входом триггерного счетчика импульсови дополнительным входом второго дешиФратора, а входы логического элемента ИЛИ соединены с выходамй дешифраторов657618 4 Выходные импульсы генератора импульсов 1 поступают на вход счетчика 3 с последовательным переносом, образованного триггерами 4-7, которые работают в счетном режиме. В блоке управления 10 хранится информация о любом требуемом коэффициенте делителя частоты- код Я и о исходном состоянии делителя частоты Мо . Код й ур поступает на входы дешифраторов 8 и 9, а код И подается в виде разрешающих 1 (запрещающих С) потенциалов на первые входы двухвходовых элементов И 11-14.В процессе работы, при накоплении на счетчике 3 информации, равной коДУ Йупр,во втоРом ДешифРатоРе 9 происходит совпадение состояний триггеров счетчика 3, поступающих на первые входы дешифратора 9, с кодом Мупр, поступающим с выходов блока управления 10 на другие входы дешифраторов 8,9, в результате чего на выходе дешифратора 9 Формируется сигнал, соответствующий каждому йукр импульсу с выхода генератора импульсов 1. Сигнал с выхода дешифратора 9 пОступает через логический элемен. ИЛИ 15 на выход 16 устройства.В процессе дальнейшей работы в счетчике продолжается накопление информации. В связи с тем, что триггер 2 непрерывно работает в режиме деления на два, на вход счетчика 3 поступает каждый второй импульс с выхода генератора импульсов 1, поэтому информация, соответствующая коду й появляется на входах дешифратора 8, связанных с выходами. триггеров счетчика, при действии каждого 2 йщр импульса с выхода генератора импульсов 1. При этом, в дешифраторе 8 происходит совпадение состояний триггеров счетчика 3 с кодом Кур, поступающим на входы дешифраторов 8,9 с выходов блока управления 10 и на выходе дешифратора 8 Формируется сигнал, соответствующий каждому 2 Йщр импульсу с выхода генератора импульсов 1. Сигнал с выхода дешифратора 8 поступает через логический элемент ИЛИ 15 на выход 16 устройства и в виде разрешающего 1 потенциала на входы логических элементов И 11"14. В результате совпадения 1 и 1 (не совпа 40 Формула изобретения 45 50 55 60 65 На чертеже показана структурнаяэлектриЧеская схема предлагаемогоделителя. Делитель содержит генератор импульсов 1, триггер 2, счетчик 3 из триггеров 4-7, дешифраторы 8,9, блок управления 10, логические элементы И 11-14, логический элемент ИЛИ 15. Выходной сигнал снимается с выхода 16. Принцип работы описываемого делителя заключается в следующем. дения 0 и .1) сигналов на первом и втором логических элементахИ 11-14 на их выходе появляется (непоявляется) сигнал, производящийустановку исходного состояния в триггерах счетчика 3, соответствующегокоду Й, который поступает на первыевходы логических элементов И 11-14с выходов блока управления 10. Далееработа делителя частоты повторяется. Таким образом, на выходе 16 делителя частоты выделяется каждый ХимпУльс и кажДый 2 Йупр импУльсУПРза время прохождения каждых 2 ЙУпримпульсов с генератора импульсов 1,т.е. появляется каждыйМ римУпрпульс из выходной последовательностиимпульсов генератора импульсов 1,что соответствует требуемому коэфФициенту деления КУ делителя частоты. Но установка в исходное состоя ние триггеров счетчика 3 происходитпри накоплении информации равной2 йурв счетчике . Это соответствУеттолько четным коэффициентам деления,а на четных коэффициентах деления 25 установка исходного состояния втриггер не требуется., Следовательнотриггер 2 работает в режиме непрерывного двоичного счета, за счет чегои достигается высокое быстродействиепредлагаемого делителя частоты. Установка исходного состояния в триггерах счетчика 3 происходит в паузе между импульсами с выхода триггера2, а так как триггер 2 работаетв режиме двоичного непрерывногосчета, то на входе счетчика действуетсигнал с частотой в два раза меньшейчем частота с выхода генератора импульсов 1. Делитель частоты импульсов, содержащий генератор импульсов, триггерный счетчик импульсов, входы у:тановки триггеров которого соедине- ны с выходами логических элементов И, первые входы которых соединены с выходом первого дешифратора, первая группа входов которого соединена с одноименными входами первой группы второго дешифратора и с выходами триггеров счетчика, а входы второй группы первого дешифратора соединены с соответствующими входами второй группы второго дешифратора и подключены к первой группе входов блока управления, выходы второй группы которого подключены ко вторым входам логических элементов И, о тл и ч а ю щ и й с я тем что, с целью повышения быстродействия, в него введены счетный триггер и логический элемент ИЛИ, причем вход счетного триггера соединен с выходом генератора импульсов, выход657618 Источники информации, принятыево внимание при экспертизеЗаявка ФРГ Р 1928327,кл. 21 а 36/22, 16.04.68,2. Авторское свидетельство СССР,Р 401005, кл. Н 03 К 23/04, 1972. Составитель Э.ЕгороваТехред С.Мигай Кооректо Бил аменск дакт Тираж 1059 Подпи ИПИ Государственного комит по делам изобретений и отк ква ЖРаушская наб. аказ 1823/5 5 филиал ППП Патентф, г.ужгород, ул.Проектная,4 счетного триггера соединен со входомтриггерного счетчика импульсов идополнительным входом второго дешиф -ратора, а входы логического элементаИЛИ соединены с выходами дешифраторов. Рноета СССРытий