Умножающий цифроаналоговый преобразователь

, 330 О и авто- может прециГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОРСКОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРМ 1674375, кл. Н 03 М 1/66, 1988.Применение интегральных схемред. А.Уильямса,М.: Мир, 1987 г., ч, 1333, рис.6.19.(54) УМНОЖАЮЩИЙ ЦИФРОАНАВЫЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к обласматики и вычислительной техники ибыть использовано при разработке Изобретение относится к области автоматики и вычислительной техники и может быть использовано при разработке прецизионных систем преобразования цифровой информации в аналоговую, а также в цифроуправляемых аттенюаторах,Цель изобретения - повышение точности за счет уменьшения линейных искажений выходного сигнала,На чертеже представлена функциональная схема умножающего цифроаналогового преобразователя,Умножающий цифроаналоговый преобразователь содержит и разрядных переключателей 1,1, 1,2, 1.п, первый 2 и второй 3 блоки деления тока, блок 4 транзисторов и источник 5 опорного напряжения, выполненный в виде источника 6 напряжения и трех резисторов 7-9,Умножающий цифроаналоговый преобразователь работает следующим образом.На аналоговый вход умножающего цифроаналогового преобразователя (ЦАП) позионных систем преобразования цифровой информации в аналоговую, а также в цифроуправляемых аттенюаторах. Цель изобретения - повышение точности за счет уменьшения линейных искажений выходного сигнала. Умножающий цифроаналоговый преобразователь содержит и разрядных переключателей, первый и второй блоки деления тока, блок транзисторов и источник опорного напряжения, Положительный эффект достигнут за счет введения блока транзисторов, что обеспечивает выравнивание частотных характеристик передачи всех разрядных сигналов, 1 ил,ступает токовый сигнал, который делитсяпервым блоком 2 деления тока на величиныпо двоично-взвешенному закону. Такое деление осуществляется за счет применения впервом блоке 2 деления тока транзисторовс различными, например, площадями эмиттеров. При этом площадь первого транзистора 2,1 равна Яо, а площадь эмиттера0+1)го транзистора 2. 0+1) равна 0я+1 =аг ,где) = 2, 3, , 1+1. Полученные таким образом разрядные токи через транзисторы 4,1 -4.1 блока 4 транзисторов поступают черезразрядные переключатели 1. (в+1) - 1.п, со- фответствующие старшим разрядам, в первую либо вторую выходные шины ЦАП.Коллекторный ток первого транзистора2,1 первого блока 2 деления тока поступаетна вход второго блока 3 деления тока, вкотором осуществляется его деление, аналогичное тому, как и в блоке 2,Сформированные во втором блоке 3 деления тока сигналы через разрядные переключатели 1.1 - 1 ю, соответствующие младшим разрядам, поступают в первую либо вторую выходную шину ЦАП,Коллекторный ток первого транзистора 3,1 второго блока 3 деления тока поступает на дополнительный выход ЦАП и может быть использован для наращивания разрядности ЦАП. Если этого не требуется, то коллектор транзистора 3.1 должен быть соединен с шиной нулевого потенциала,Режим транзисторов первого 2 и второго 3 блоков деления тока, а также блока 4 транзисторов задается источником 5 опорного напряжения. Напряжения смещения без транзисторов блока 2 и блоков 3 и 4 формируются делением напряжения источника 6 резистивным делителем, выполненным на резисторах 7 - 9,На первом выходе ЦАП формируется ток, пропорциональный значению управляющего кода, а на втором выходе - инверсному значению управляющего кода.Блок 4 транзисторов обеспечивает выравнивание частотных характеристик трактов прохождения сигналов старших разрядов относительно сигналов младших разрядов, что обеспечивает уменьшение линейных искажений выходного сигнала ЦАП. Формула изобретения Умножающий цифроаналоговый преобразователь, содержащий и разрядных переключателей, управляющие входы которых являются входной шиной управляющего кода, первый выход первого разрядного переключателя объединен с первыми выходами остальных разрядных переключателей и является первой выходной шиной, второй выход первого разрядного переключателя объединен с вторыми выходами остальных разрядных переключателей и является второй выходной шиной, первый и второй блоки деления токов, выполненные соответ ственно в виде 1+1 и в+1 транзисторов сразличными площадями эмиттеров, где 1+в = и; база первого транзистора первого блока деления тока объединена с базами остальных транзисторов первого блока де ления тока и подключена к первому выходуисточника опорного напряжения, второй выход которого соединен с базами транзисторов второго блока деления тока, коллектор (+1)-го транзистора которого соединен 15 с информационным входом 1-го разрядногопереключателя, где= 1, 2, , в, коллектор первого транзистора первого блока деления тока соединен с эмиттерами транзисторов второго блока деления тока, о т л и ч а ю щ и й с я тем, что, с целью повышенияточности за счет уменьшения линейных искажений выходного сигнала, в него введен блок из К транзисторов, эмиттер 1-го транзистора которого соединен с коллектором 25 О+1)-го транзистора первого блока делениятока, а коллектор соединен с информационным входом (щ+-го разрядного переключателя, где= 1, 2, ., 1, база первого транзистора блока из М транзисторов объе динена с базами остальных транзисторовблока из 1 транзисторов и соединена с вторым выходом источника опорного напряжения, эмиттер первого транзистора первого блока деления тока объединен с 35 эмиттерами остальных транзисторов первого блока деления тока и является входной шиной аналогового сигнала, коллектор первого транзистора второго блока деления тока является дополнительной выходной 40 шиной.1765893 ЯОП. ЗбЯ,едактор Т. Орловская Те р д Мо Корректор И. Шмакова Заказ 3389 Тираж Подпи ВНИИПИ Государственного комитета по изобретениям и от 113035, Москва, Ж, Раушская наб 4ственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 10 оставите х е М,Н, Капитоноргентал оеытиям при ГКНТ ССС