Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9) (11) 762368 51)5 Н 02 5/04, 7/09, 3/08 ЕНИ РЕ ЕТЕЛЬСТВ ВТОРСКОМУ(57) Использованизащиты электродвиперекоса фаз. Сущройство имеет фазка, компаратор иДля повышения н ГОСУЛАРСТВЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ПИСАНИЕ И(56) Авторское свидетельство СССРМ 1096727, кл, Н 02 Н 7/08, 1981.Авторское свидетельство СССР1339733, кл, Н 02 Н 7/08, 1985,ДЛЯ ЗАЩИТЫ ЭЛЕКТОТ ПЕРЕГРУЗКИ И НЕРЕЖИМОВ РАБОТЫ ; в электротехнике для гателей от перегрузки и ность изобретения: устый преобразователь тоисполнительный орган, адежности устройство Изобретение относится к области электротехники и может быть использовано для защиты электродвигателей переменного тока от перегрузки и перекоса фаз,Цель изобретения - повышение надежности.На чертеже представлена структурная схема устройства.Устройство защиты состоит из датчика 1 опорного наряжения, регуляторов 2, 3, 4 уровня сигнала, компараторов 5, б, 7, сумматора 8, выполненного по схеме ИЛИНЕ+НЕ, токозависимой схемы 9 временной задержки, выполненной на таймере КР 1006 ВИ 1 с отрицанием по выходу, схемы 10 совпадения, выполненной на схеме И, ключевых схем 11, 12, 13, выполненных на О-триггерах, исполнительного органа 14, аналоговой схемы ЗИЛИ 15 и схемы 16 инснабжено фазным регулятором входного сигнала, датчиком опорного уровня, сумматором и схемами совпадения, токозависимой временной задержки, ИЛИ и фазной ключевой, причем компаратор выполнен фазным, Выход преобразователя соединен с входом регулятора и входами ИЛИ, выход регулятора соединен с вторым входом компаратора, первый вход которого соединен с выходом датчика опорного уровня, Второй вход схемы совпадения задержки соединен с выходом ИЛИ, выхдо схемы совпадения задержки соединен с первым входом схемы совпадения, Выход ее соединен с первым вхоом ключевой схемы совпадения, а прямой выход ключевой схемы совпадения соединен с исполнительным органом, 1 ил,дикации. Схецепочку 17 с рсатором С 1,Выход датчика 1 соединен с первыми входами компараторов 5, б, 7, вторые входы которых через регуляторы 2, 3, 4 соединены с выходами преобразователей переменного тока(вых,1, вых.2, вых.З), а выходы компараторов соединены с выходами А, В, С (для связи с ЭВМ), с первыми входами схем 11, 12, 13 и входами сумматора 8. Инверсный выход сумматора соединен с первым входом схемы 9, а прямой - с вторым входом схемы 10, первый вход которой соединен с выходом схемы 9, а выход - с вторыми входами ключевых схем 11, 12, 13, прямые выходы которых соединены с входами исполнительного органа 14, а инверсные - с входами схемы 16, Второй вход схемы 9через цепочку 17 и схему 15 соединен свыходом преобразователей переменноготока.УстроЙство работае следующим образом, 5После включения нагрузки на выходахпреобразователей входного сигнала появится напряжение, пропорциональное по ребляемому току,В установившемся режиме регуляторами 2, 3, 4 устанавливают коэффициентК=пот/1 ном, Если потребляемый ток не превышает 1 ном, то напряжение на выходах регуляторов и на вторых входах компараторов5, 6, 7 меньше опорного. Компараторы 15остаются а исходном состоянии, а вся схема- в декурном режиме, На выходе схемы 15присутствует напряжение, равное максимальному значению на выходах преобразователей, но второй вход схемы 9 20зашунтирован в исходном состоянии накорпус через ключ микросхемы,Если двигатель переходит в режим перегрузки К=-Пот/лом 1, то на выходах преобразователей напряжение возрастает 25пропорционально возрастанию тока и навторых входах компараторов напряжениеуже превысит величину опорного напряжения. Компараторы срабатывают и на их выходах появляется "лог,1", которая поступает 30на выходы А, В, С, первые входы ключевыхсхем 11, 12, 13 и входы сумматора 8, Навыходе последнего появляется сигнал, запускающий схему 9 задержки и одновременно идущий на второй вход схемы 10. 35Если К=1,05-1,1 (диапазон можно регулировать в широких пределах), то время задеркки определяется по формуле г;д ==(Р 1+В 2) С 1,Если К 1 установленного предела, то 40тзад =(К 1+К 2)С 1 К (К - коэффициент, Обратно пропорциональный росту тока перегрузки) и ремя задержки уменьшаетсяпропорционально эому коэффициенту, который вырабатывается схемой 15 совместно 45с времязадающей цепочкой 17.Для пояснения работы схемы защиты свремятоковой зависимостью рассмотримработу таймера КР 1006 ВИ 1 в режиме ждущего мультивибратора. 50В исходном состоянии, после подачипитания на схему, таймер устанавливаетсяв дежурное состояние. На входе 2 таймеранапряжение больше 1/ЗОп, На выходе 3 нулевой уровень, Конденсатор С 1 через вход 7 55и открытый ключ микросхемы зашунтирован на корпус. ВС 2 - запускающая цепочка,Сз - предотвращает случайное срабатывание микросхемы от наводок и пульсаций по линии питания. При подаче на вход 2 через конденсатор С 2 импульса нулевого уровня таймер запускается. На его выходе появляется единичный уровень, который закрывает ключ, и разблокированный конденсатор начинает заряжаться, При достижении на нем напряжения, равного Оп 0 р, таймер опрокидывается, на выходе 3 вновь появляется нулевой уровень, который открывает ключ, и конденсатор С 1 быстро разряжается, Схема устанавливается в исходное состояние, Длительность вырабатываемого схемой импульса определяется постоянной времени цепи г=(Я 1+ В 2)С 1 и амплитудой входного сигнала,Подбором величины К 2 цепочки 17 определяется минимальное время задержки срабатывания устройства при максимальном сигнале на входе схемы 17, Это время необходимо для исключения срабатывания устройства от пусковых токов, Потенциометром Я 1 устанавливают требуемую величину задержки срабатывания устройства защиты,После временной задержки сигнал поступает на первый вход схемы 10, с выхода которой - на вторые входы ключевых схем 11, 12, 13. При совпадении сигналов на ключевых схемах, последние опрокидываются и фиксируют факт срабатывания устройства, С прямых выходов ключевых схем сигналы поступают на исполнительный орган 14 для отключения нагрузки, а с инверсных - на схему 16 для сигнализации,Если за время задержки нагрузка уменьшится до номинальной, то компараторы и сумматор вернутся в исходное состояние. На выходе сумматора и втором входе схемы 10 установится "лог.0", который заблокирует прохождение задержанного сигнала на ключевые схемы, и устройство останется в дежурном состоянии,Устройство сработает также, если увеличение потребляемого тока произойдет в одной или двух фазах по другим причинам, Временная задержка срабатывания определяется при этом потребляемым током пс фазе. Например, если по каким-либо причинам возрос ток в фазе С (вых,З), то сраба. тывает компаратор 7 и выдает "лог.1" на первый вход ключевой схемы 13 и вхов сумматора 8, выходной сигнал с которогс поступит на второй вход схемы 10 совпа. дения и на запуск схемы 9 задержки, На времязадающую цепочку 17 увеличенными сигнал с вых.З поступает через аналоговук схему ЗИЛИ. Задержанный сигнал с выход; схемы 9 поступит на первый вход схемы 1 С и с ее выхода пойдет на вторые входы клю. чевых схем 11, 12, 13, Совпадение произой.1762368 дет только на ключевой схеме 13. Устройство сработает и отключит нагрузку, а индикация выдаст информацию по фазе С.В исходное состояние схему вернет оператор. оставитель Н. Стрельцовехред М,Моргентал Корректор П, Гереши Васильева едакто аказ 3263 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Формула изобретения Устройство для защиты электродвигателя от перегрузки и несимметричных режимов работы, содержащее фазные преобразователи тока, компараторы, схему совпадений И, схему ИЛИ, источник опорного напряжения, исполнительный орган, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности в него дополчительно введены регуляторы уровня сигнала, входы которых соединены с соответствующими входами схемы ИЛИ и выходами фдзных преобразователей тока, ьыход схемы ИЛИ через вновь введенную времязадающую КС-цепочку соединен с первым входом вновь введенной токозависимой схемы временной задержки, выходы регуляторов уровня сигнала подключены к первым входам соответствующих компарэторов, к вто рым входам которых подключен выходисточника опорного напряжения, выходы компараторов соединены с соответствующими входами вновь введенного сумматора, выход которого подключен к второму 10 входу токозависимой схемы временной задержки и входу схемы совпадений И, другой вход которой соединен с выходом токозависимой схемы временной задержки, ключи первые входы которых соединены с соответ 15 ствующими входами сумматоса, а вторыес выходом схемы совпадений И, прямые выходы указанных ключей соединены с соответствующими входами исполнительногс органа, э инверсные - с ссотлетг зующим., 20 вхсдами вновь введ";нн зг, се; : и,и,:": -ции,