Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2, 7)

СОЮЗ СОВЕТСКИХСОЦИАЛ ИСТИЧ Е СКИРЕСПУБЛИК 7412 19) (1 М 7 0(51) ОПИСАНИЕ ИЗОБРЕТЕ К АВ тельано в алов, сках. ойстичен- одеристр,булегде, пере- но на -2-2 Исвидетельство СССРН 03 М 7/46, 1985.ША М. 4115768,О, опублик, 1978,(56) Авторское М 1249707, клПатент С кл. Н 03 М 7/ (54) УСТРОЙС ПОСЛЕДОВА КОДИРОВАНИЯ ВОИЧНОГО КОТВО ДЛЯ Д ТЕЛЬНОГО ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОМУ СВИДЕТЕЛЬСТВ(53) 681.325(088.8) ДА С ИНТЕРВАЛАМИ ОГРАНИЧЕН ДЛИНЫ ФОРМАТА (2,7)(57) Изобретение относится к вычисли ной технике и может быть использов системах регистрации цифровых сигн например, на магнитно-оптических ди Изобретение позволяет упростить устр Во для декодирования последовдтел двоичного кода с интервалами огран ной длины формата (2,7). Устройство с жит элементы памяти, сдвигающий рег вычислительные блоки, реализующие вы функции К АД+И и Ж=Д+АЕ+АИ А,Д,Е,Ж,И и К - значения логических менных), выполненные соответствен элементах 11 и 12 2-2 ИИЛИ-НЕ и 2 ЗИЛИ-НЕ, 2 з.п, ф-лы, 2 ил.Изобретение относится к вычислительной технике иможет быть использовано всистемах регистрации цифровых сигналов,например, на магнитно-оптических дисках.Наиболее близким по технической сущности к предлагаемому устройству являетсяустройство, содержащее восьмиразрядныйсдвигающий регистр, последовательныйвход которого является информационнымвходом устройства, синхровход - первым 10тактовым входом устройства, комбинационную логическую схему, выполняющую логическую операцию с+еЬ+ЬО 1+а 1, выходкомбинационной логической схемы подключен к входу элемента памяти, синхровход 15которого является вторым тактовым входомустройства, а выход - выходом устройства.Цель изобретения - упрощение устройства,На фиг.1 и редставлена функционал ьна я 20схема устройства; на фиг. 2 - пример конкретного выполнения устройства.Устройство содержит первый и второйэлементы 1 и 2 памяти, сдвигающий регистр3, вычислительные блоки 4 и 5, реализующие булевы функции К=АД+И иЖ=Д+АЕ+АИ(где А, Д, Е, Д, И и К - значениялогических переменных),На фиг. 1 позициями 6, 7, 8 и 9 обозначены соответственно информационный 30вход и первый, второй и третий тактовыевходы устройства, позицией 10 обозначенвыход устройства.Блок 4 выполнен на элементе 11 2-2 И 2 ИЛИ-НЕ, блок 5 выполнен на элементе 12 352-2-2 И-ЗИЛИ-НЕ.Устройство работает следующим образом.Входная кодовая последовательностьпоступает на информационный вход 6 устройства синхронно с тактовой частотой, поступающей на тактовый вход 7 устройства.По фронтам тактовых импульсов кодоваяпоследовательность продвигается по сдвигающему регистру 3, формируя на выходах 45его разрядов с первого по четвертый соответствующие сигналы. Блок 5, на вход которого поступают сигналы синформационного входа 6 устройства, выходов третьего и четвертого разрядов сдвигающего регистра 3 и выхода элемента 2памяти, формирует сигнал в соответствии сбулевым выражением Д+АЕ+АИ, из которого с помощью элемента 2 памяти по фронтам тактовых импульсов, поступающих на 55тактовый вход 8 устройства синхронно с четными битами входной кодовой последовательности, выбирается сигнал. Блок 4, навход которого поступают сигналы с информационного входа 6 устройства, выхода третьего разряда сдвигающего регистра 3 и выход элемента 2 памяти, формирует сигнал в соответствии с булевым выражением АД+И, из которого с помощью элемента 1 памяти по фронтам тактовых импульсов, поступающих на тактовый вход 9 устройства, выбирается информационная последовательность,Элемент 2 памяти может быть выполнен на непрозрачном О-триггере, элемент 1 памяти может быть выполнен как на прозрачном, так и на непрозрачном О-триггере,Формула изобретения 1. Устройство для декодирования последовательного двоичного кода с интервалами ограниченной длины формата (2,7), содержащее элементы памяти и сдвигающий регистр, последовательный вход которого подключен к информационному входу устройства, синхровход сдвигающего регистра является первым тактовым входом устройства, выход первого элемента памяти является выходом устройства, о т л и ч а ю щ е ес я тем, что, с целью упрощения устройства, в него введены вычислительные блоки, реализующие соответственно булеву функцию Ж=Д+АЕ+АИ и булеву функцию К=АД+И, где А, Д, Е, Ж, И и К - значения логических переменных, выход вычислительного блока, реализующего булеву функцию Ж=Д+АЕ+АИ, подключен к информационному входу второго элемента памяти, выход которого подключен к первым входам вычислительных ых блоков, реализующих соответственно булеву функцию Ж=Д+АЕ+АИ и булеву функцию К=АД+И, выход третьего разряда сдвигающего регистра подключен к вторым входам вычислительных блоков, реализующих соответственно булеву функцию Ж=Д+АЕ+АИ и булеву функцию К=АД+И, третьи входы которых подключены к информационному входу устройства, выход четвертого разряда сдвигающего регистра подключен к четвертому входу вычислительного блока, реализующего булеву функцию Ж=Д+АЕ+АИ, синхровходы первого и второго элементов памяти являются соответственно вторым и третьим тактовыми входами устройства, выход вычислительного блока, реализующего бу:"еву функцию К=АД+И, подключен к информационному входу первого элемента памяти.2. Устройство по п.1. о т л и ч а ю щ е ес я тем, что вычислительный блок, реализующий булеву функцию Ж=Д+АЕ+АИ, выполнен на элементе 2-2-2 И-ЗИЛИ-НЕ, выход которого является выходом блока, первый вход первого элемента И является первым входом блока, первый и второй входы второ1741268 Хода гента Витбл дММ ектор Т.Малец ктор М.Нед каз 2092 ВНИИПИ Гос Тираж рстаенного комитета и 113035, Москва, Ж КНТ инат "Патент",жгоро.Гаг го элемента И объединены и являются вторым входом блока, второй вход первого элемента И объединен с первым входом третьего элемента И и является третьим входом блока, второй вход третьего элемента И является четвертым входом блока.3, Устройство по и. 1, о т л и ч а ю щ е ес я тем, что вычислительный блок, реализуоизводстнен но-издател ьский ко ющий булеву функцию К=АД+И, выполнен на элементе 2-2 ИИПИ-НЕ, выход которого является выходом блока, первый и второй входы первого элемента И объединены и 5 являются первым входом блока, первый ивторой входы второго элемента И являются соответственно вторым и третьим входами блока. Подписноеизобретениям и открытиям