Устройство для измерения температуры

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 9) .ъЖ. 1 К 7/О 5 ОПИСАНИЕ ИЗОБРЕТЕН люнев и А.М.Зо ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ВТОР С КОМУ СВИДЕТЕЛЬСТВ(71) Специальное конструкторское технологическое бюро физико-механического института им. Г.В.Карпенко(56) Авторское свидетельство СССР М 1118871, кл, 6 01 К 7/00, 1984,Авторское свидетельство СССР 1 ч. 1295237, кл. 6 01 К 7/00, 1987.(54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ТЕМПЕРАТУРЫ(57) Изобретение относится к термометрии и позволяет повысить быстродействие и точность измерений температур при использовании теомоэлектрических преобразователей (ТЭП) с нелинейной зависимостью термоЭДС от температуры рабочего слоя, Аналого-цифровой преобразователь (АЦП) 2 преобразует выходной сигнал ТЭП 1 в двоичный код, который заносится в регистр 12.Код, хранящийся в регистре 12, является адресным кодом постоянного запоминающего устройства (ПЗУ) 4, из которого считываются коэффициенты полинома третьей степени, описывающего функцию преобразования ТЭП, Группа сумматоров 8, 18, 19, 20.и перемножителей 7, 21, 22 вычисляет код поправки. Этот код в сумматоре 8 суммируется с кодом с выхода регистра 12, после чего скорректированное значение кода измерительного сигнала после окончания цикла вычислительных операций устанавливается на выходе сумматора 8. Одновре- Я менно окончательный результат вычислений выводится на блок 5 цифровой индикации. 1 ил.5 10 15 20 25 30 35 40 где 45 50 55 Изобретение относится к контактным измерениям температуры с использованием термоэлектрических преобразователей (ТЭП) с нелинейной зависимостью термо- ЭДС от температуры рабочего спая.Цель изобретения - повышение быстродействия и точности измерений.На чертеже приведена структурная схема устройства.Устройство для измерения температуры содержит термоэлектрический преобразователь 1, подключенный к входу аналогоцифрового преобразователя (АЦП) 2, счетчик (сч) 3, выход которого соединен с адресным входом постоянного запоминающего устройства (ПЗУ) 4, блок 5 цифровой индикации (БЦИ), компаратор (К) 6, первый перемножитель(П) 7, первый сумматор(С) 8, выход которого подключен к входу блока 5 цифровой индикации, схему 9 начальной установки (СНУ), два элемента ИЛИ 10, 11, выход первого из которых подключен к установочному входу счетчика 3, выход схемы 9 начальной установки соединен с первым входом элемента ИЛИ 10, регистр (Рг) 12, третий элемент ИЛИ 13, два триггера (Тг) 14 и 15, два элемента 16 и 17 задержки (ЭЗ), второй 18, третий 19 и четвертый 20 сумматоры, второй 21 и третий 22 перемножители. Выход схемы 9 начальной установки соединен с первым входом первого 10 и вторым входом второго 11 и третьего 13 элементов ИЛИ, выход АЦП 2 соединен с информационным входом регистра 12, вход разрешения записи которого соединен с выходом готовности АЦП 2, входом первого элемента 16 задержки и первым входом первого триггера 14, выход регистра 12 подключен к вторым входам компаратора 6, первого 8 и второго 18 сумматоров, а также первым входам первого 7 и второго 21 перемножителей: первый вход компаратора 6 соединен с первым вцходом ПЗУ 4, первый выход компаратора 6 соединен со счетным входом счетчика 3, второй выход компаратора 6 соединен с входом второго элемента 17 задержки и первым входом второго триггера 15, выход первого элемента 16 задержки соединен с первым входом второго элемента ИЛИ 11, выход которого подключен к второму входу первого триггера.Устройство работает следующим образом.При включении питания СНУ 9 вырабатывает одиночный пульс, сбрасывающий счетчик 3 в нулевое состояние и устанавливающий триггер 14 в единичное состояние, а триггер 15- в нулевое состояние, При этом блокируется работа компаратора 6 и запускается АЦП 2. После завершения преобразования АЦП, в момент готовности данных, на выходе "Готов" АЦП появляется сигнал, заносящий полученный код М 1 в регистр 12. Одновременно обнуляется триггер 14, и разрешается работа компаратора 6. Производится сравнение кодов, поступающих на входы компаратора. При выполнении условия "Больше" содержимое счетчика 3 увеличивается на единицу. Увеличение состояния счетчика производится до тех пор, пока не будет найден участок аппроксимации, соответствующий значению кода на выходе АЦП 2, т.е. до выполнения условия сравнения кодов "Меньше" - "Равно" на выходе компаратора 6. При выполнении условия "Меньше"-"Равно" триггер 15 устанавливается в единичное состояние и разрешает работу группы сумматоров 8, 18, 19, 20 и перемножителей 7, 21, 22, На основании кода Й 1, хранимого в регистре 12, и кодов коэффициентов А, В, С, О полинома третьей степени, считываемых из памяти ПЗУ 4, перечисленными сумматорами и перемножителями вычисляется код поправки й. Этот код в сумматоре 8 суммируется с кодом г 41, и скорректированное значение кода измерительного сигнала после окончания цикла вычислительных операций устанавливается на выходе сумматора 8, Значение поправки Й для каждого иэ участков аппроксимации определяется по формуле й = АМ 1 з+ ВМ 12+ СН 1+ О,которая для сокращения количества вычислительных операций и уменьшения количества вычислительных элементов (сумматоров и умножителей) приводится к виду= А 1+ В) 1+ С)1+ О),В С ОА=А,В = - , С=, О -А А А Через промежуток времени, определяемый характеристиками элемента задержки 16, триггер 14 устанавливается в единичное состояние. Одновременно результат вычислений с выхода сумматора 8 высвечивается на БЦИ 5. При этом запускается АЦП 2 и блокируется компаратор, Через промежуток времени, определяемый характеристиками элемента 17 задержки, код с выхода сумматора 8 заносится во внутренние буферные регистры БЦИ 5 по сигналу разрешения записи, поступающему на ихуправляющие входы с выхода элемента 17 задержки. При этом обнуляются счетчик 3 и триггер 15. Разрешается работа АЦП 2, осуществляется следующее преобразование: АЦП 2 выдает сигнал готовности результата, и процесс измерения далее циклически повторяется до выключения устройства.Таким образом, при помощи компаратора 6, счетчика 3 и ПЗУ 4 осуществляется выбор участка аппроксимации посредством сравнения кода текущего измерительного сигнала на выходе АЦП 2 с кодами границ участков, хранимых в ПЗУ 5. Затем после определения номера участка при помощи группы сумматоров и умножителей вычисляется код поправки, зависящей от кода текущего измерительного си нала и кодов коэффициентов аппроксимационного полинома для данного участка аппроксимации, хранимых также в ПЗУ 4. В предложенном устройстве реализовано автоматическое введение коррекции погрешности измерительного канала температуры. Использование полинома третьей степени в качестве аппроксимирующей функции дает возможность сократить число участков аппроксимации при одновременном повышении ее точности и обеспечить таким образом повышение быстродействия и сокращение объема памяти ПЗУ 4.В устройстве реализована возможность автоматической коррекции аддитивной, мультипликативной и нелинейной составляющих собственной погрешности ТЭП, благодаря чему становится возможным измерение температуры термоэлектрическим методом с гарантированной высокой точностью и заранее заданной остаточной погрешностью. Важным преимуществом устройства является возможность автоматической коррекции погрешности линейности ТЭП, а также коррекция систематической составляющей собственной погрешности ТЭП. Формула изобретения Устройство для измерения температуры, содержащее термоэлектрический преобразователь, подключенный к входу аналого-цифрового преобразователя, счетчик, выходы которого соединены с адресными входами постоянного запоминающего устройства, блок цифровой индикации, компаратор, первый перемножитель, первый сумматор, выход которого подключен к входу блока цифровой индикации, схему начальной установки и первый и второй элементы ИЛИ, выход первого элемента ИЛИ подключен к установочному входу счетчика, а первый вход подключен к выходу 5 10 15 20 25 30 35 40 45 50 55 схемы начальной установки, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия и точности измерения, в него введены регистр, третий элемент ИЛИ, первый и второй триггеры, первый и второй элементы задержки, второй, третий и четвертый сумматоры, второй и третий пере- множители, при этом выход схемы начальной установки соединен с первыми входами второго и третьего элементов ИЛИ, выходы аналого-цифрового и реобразователя соединены с информационными входами регистра, вход разрешения записи которого соединен с выходом готовности аналогоцифрового преобразователя, входом первого элемента задержки и первым входом первого триггера, выходы регистра подключены к первой группе входов компаратора, первого и второго сумматоров, первого и второго перемножителей, вторая группа входов компаратора соединена с первым выходом постоянного запоминающего устройства, первый выход компаратора соединен со счетным входом счетчика, а второй выход с входом второго элемента задержки и первым входом второго триггера, выход первого элемента задержки соединен с вторым входом второго элемента ИЛИ, выход которого подключен к второму входу первого триггера, первый и второй выходы которого соединены соответственно с входами управления аналого-цифрового преобразователя и компаратора, выход второго элемента задержки подключен к входу управления блока цифровой индикации, к вторым входам первого и третьего элементов ИЛИ, выход третьего элемента соединен с вторым входом второго триггера, выходомФподключенного к входам управления первого, второго, третьего и четвертого сумматоров и первого, второго и третьего перемножителей, второй вход второго сумматора соединен с вторым выходом постоянного запоминающего устройства, а его выход соединен с вторым входом первого перемножителя, выход которого подключен к первому входу третьего сумматора, второй вход которого подключен к третьему выходу постоянного запоминающего устройства, авыход - к второму входу второго перемножителя, выход которого соединен с первым входом четвертого сумматора, второй вход которого соединен с четвертым выходом постоянного запоминающего устройства, а выход - с первым входом третьего пере- множителя, к второму входу которого подключен пятый выход постоянного запоминающего устройства, при этом выход третьего перемножителя соединен с вторым входом первого сумматора.