Устройство для приема двоичной информации

А 1 СОКИ СОВЕТСКИХРЕСПУБЛИК 0% И)51)5 " 04 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ПНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Ленинградский электротехнический институт им. В.И. Ульянова(56) Баранов А.В, и др. Полупроводниковые БИС запоминаюших устройств.Справочник. М,: Радио и связь, 1986,с, 57, рис. 41.(54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДВОИЧНОЙИНФОРМАЦИИ(57) Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости. Устройствосодержит дешифратор 1, фильтры 2 и 3нижних частот, сумматоры 4 и 5, блок6 сравнения, анализатор 7 максимума,генератор 8 тактовых импульсов, счетчик 9, постоянный запоминающий узел10, элементы И 11, регистр 12, элемент ИЛИ 13 и ключи 14 и 5. Приемдвоичной информации заключается в логической обработке сигналов путемоптимизации на основе сравнения величин критерия качества приема по всемвозможным вариантам. При этом максимизируется вероятность правильности приема Р сигнала "1" привероятности Р 0 , ложных срабатыванийменьше предельно допустимой величины. 1 ил.ЗО Изобретение относятся к радиотехнике и может быть использовано всистемах передачи двоичной информации,5Цель изобретения - повышение помехоустойчивости.На чертеже изображена структурнаяэлектрическая схема предлагаемогоустройства.Устройство для приема двоичной информации содержит дешифратор 1, первые и вторые фильтры 2 и 3 нижнихчастот, первый и второй сумматоры4 и 5, блок 6 сравнения, анализатор7 максимума, генератор 8 тактовыхимпульсов, счетчик 9, постоянныйзапоминающий узел 10 элементы И 11,регистр 12, элемент ИЛИ 13 и первыеи вторые ключи 14 и 15,Устройство работает следующимобразом.Каждый из и двоичных входныхсигналов представляет собой последо=вательность информационных символов, 25не известных заранее, и известныхсимволов "0" и "1", моменты приходакоторых обозначаются синхроимнульсами (например, это импульсы, предназначенные для обеспечения цикловойСинхронизации). Известные символыиспользуются для оценивания параметров, характеризующих совместноесостояние всех информационных каналов. Для этого оцениваются вероятности появления каждой из возможных 2кодовых комбинаций при передаче "1"н ни 0 соответственно: на синхронизирующих импульсах "1" и "0" на выходах дешифратора 1 появляются эта 40лонные импульсы (с известной амплитудой и длительностью) и усредняютсяфильтрами 2 и 3 нижних частот, благодаря чему на выходах последних формируются медленно меняющиеся напряже 45ния, характеризующие величины вероятностей Р , и Р. . . т.=1-2 выходов,связанных с фильтрами 2 и нижних частот 3 появляется лишь при наличиисинхроимпульса на входе управлениядешифратора "0" и "1" соответственно.Фильтры 2 нижних частот нредназначены для усреднения входных последовательностей импульсов и формированияна выходе медленно меняющихся напря ю55жении, служащих оценкой вероятностейРв-,и Р 1, ,ф . Фильтрь 2 и 3 нижнихчастот должны иметь полосу воспроизводимых частот, значительно более узкую, чем частота символов "0" ии и1, на основе которых реализуетсяобучение всего устройства. Реализация фильтров 2 и 3 нижних частотвозможна в виде интегрирующих КС-цепей или простеишнх активных фильтров.Ключи 14 и 15 при появлении навходах управления логической передают входное напряжение без искажений на выход,Сумматоры 4 и 5 осуществляют суммирование входных напряжений.Блок 6 сравнения формирует на выходе сигнал "1" нли "0", если входное напряжение со стороны сумматора4 не больше (или больше) опорногонапряжения По, пропорциональногоуровню допустимой вероятности ложных срабатываний РоО1,акопЛнализатор 7 предназначен для формирования на выходе сигнала 1" вмомент действия на входе максимального импульса в периодической последовательности импульсов.Совокупность дешифратора 1, элементов И 11 и элемента ИЛИ 13 позволяетреализовать любую из 2возможныхлогических функций и двоичных переменных, подав на входы элементовИ 11 соответствующие 2" управляющиелогические сигналы. Для того, чтобывыбрать единственный оптимальный .вариант логической обработки, всесигналы, управляющие видом логической обработки и хранящиеся в постоянном запоминающем узле 10, поочередноизвлекаются оттуда и подключают квходам сумматоров 4 и 5 напряжения,соответствующие вероятностям Р 1и Рдля получения величин крите 11рия качества приема: на выходе сумматора 4 появляется напряжение, пропорциональное вероятности Р, 1 1-говарианта логической обработки, а навыходе сумматора- пропорциональное вероятности Р 1 = 1-М2 юОфМ с 2 " - емкость постоянного запоми"нающего узла 10. В данном случае критерием оптимальности вида логическойобработки является максимум вероятности правильного приема логической"1" (Р 1 ,О ) при допустимом уровне ложных сбоев за счет искажениялогического 0 (Ро-э 1 й РОч 1 доп) ПРипериодическом извлечении из ПЗУ 10кодовых комбинаций, соответствующихвсем возможным вариантам логическойобработки, на выходе сумматора 5 форФормула изобретения Составитель О. ГеллярТехред Л.Олийнык Корректор Н. Ревская Редактор Т. Лошкарева Заказ 2189 Тираж 404 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж Раушская наб., д. 4/5 Производственно-издательский комбинат патент", г.Ужгород, ул. Гагарина, 101 5165316 мируется периодическая последовательность импульсов, максимальный иэ которых соответствует оптимальному варианту (при условии, что соответствующий ему импульс на выходе сумматора 4 меньше опорного напряжения Пп, соответствующего допустимой вероятности Ро.+1 ) .Анализатор 7 максимума формирует на своем выходе импульс в моменты появления на входе максимального напряжения оптимального варианта логической обработки, управляющая кодовая комбинация этого варианта с выходов постоянного запоминающего узла 10 заносится в регистр 12 и запоминается там, После этого вид логической обработки не изменится до тех пор, пока не изменится совместное 20 состояние и ветвей разнесенного приема. 25Устройство для приема двоичной информации, содержащее дешифратор,элемент ИЛИ и постоянный запоминающий узел, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости, . в него введены элементы И, первые 7 6и вторые фильтры нижних частот, первые и вторые ключи, два сумматора,блок сравнения, анализатор максимумарегистр, счетчик и генератор тактовых импульсов, выход которого черезсчетчик подключен к входам постоянного запоминающего узла, выходы которого соединены с первыми входами первых и вторых ключей и с первьии входами регистра, выходы которого соединены с первыми входами элементов И,вторые входы которых подключены кпервым выходам дешифратора, вторыевыходы которого через соответствующие первые фильтры нижних частот соединены с вторыми входами соответствующих первых ключей, выходы которыхчерез первый сумматор соединены свходом блока сравнения, выход которого соединен с первым входом акали"затора максимума, выход которого сое"динен с вторым входом регистра, приэтом третьи выходы дешифратора через соответствующие вторые фильтрынижних частот соединены с вторымивходами соответствующих вторых ключей, выходы которых соединены с входами второго сумматора, выход которого соединен с вторым входом анализатора максимума, а выходы элементовИ подключены к входам элемента ИЛИ,