Цифровой многоканальный приемник

(51)5 Н 0427/22 ИЗОБ ОПИСАН Т И АВТОРСКОМУ С ТЕЛЬСТВУ ЬНЫЙ освяэи. ма при- содератель 1,Изоб и может редачи ин Цель принимае На ч электричеемника, сор ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельство СССМ 915277, кл. Н 041 27/22, 1980.(57) Изобретение относится к электЦель изобретения - повышение обънимаемой информации, Приемникжит аналого - цифровой преобразов ретение относится к электросвязибыть использовано в системах пеформации.изобретения - повышение объемамой информации,ертеже изображена структурная ская схема предложенного приЦифровой многоканальн содержит аналого-цифровой тель 1, первый и второй групп ры 2 и 3, формирователь разряда, формирователь 5 адр ла, блок 6 памяти, многокан рессор 7, первый и второй мн сумматоры 8 и 9, анализатор накапливающий сумматор 1 блок 12, первый и второй груп прессоры 13 и 14, опорный коммутатор 16, многоканальн17 и блок 18 опорных ген ый приемник преобраэоваовые суммато знакового есного сигнаальный компогоканальные10 сигналов, 1, решающий повые деком- генератор 15, ый декомпресераторов. два групповых сумматора 2 и 3, формирователь 4 знакового разряда, формирователь 5 адресного сигнала, блок 6 памяти, многоканальный компрессор 7, два многоканальных сумматора 8 и 9, анализатор 10 сигналов, накапливающий сумматор 11, решающий блок 12, два групповых декомпрессора 13 и 14, опорный генератор 15, коммутатор 16, многоканальный декомпрессор 17 и блок 18 опорных генератора, Увеличение числа обрабатываемых каналов достигнуто за счет повышения скорости обработки сигнала путем изменения алгоритма обработки сигнала. 1 ил,Приемник работает следующим образом,Входной групповой сигнал с помощью преобразователя 1 преобразуется в цифровой и поступает на вход группового сумматора 3, на. второй вход которого синхронного поступает опорный сигнал с выхода коммутатора 16, преобразованный групповым декомпрессором 14, таким образом, на входы группового сумматора 3 поступают две цифровые последовательности: 1 одзА - входная последовательность и 1 о 92 В - опорный сигнал. На выходе группового сумматора 3 получим 1 од 2 А + 1 одгВ - 1 од 2 А В,.после прохождения каналом декомпрессора 13 получим значение А В, с выхода группового декомпрессора 13 отсчеты сигнала поступают на второй вход сумматора 2, на первый вход сумматора 2 через формирователь 4, накопленные отсчеты поступают5 10 15 20 из оперативного блока 6 памяти, С выхода сумматора 2 отсчеты поступают вновь в блок 6 памяти. Блоки (4, 2, 6, 5) осуществляют "сворачивание" группового сигнала, Сворачивание осуществляется следующим образом. Для каждой группы резервируется Ь - разрядных ячеек памяти, а их адреса записываются в формирователь 5. Порядок изменения знаков алгебраического суммирования запоминается (либо генерируется) в формирователе 4,Первый отсчет а 1 с интервала ортогональности, границы которого определяет система тактовой синхронизации, поступает на вход группового сумматора 2, на первый вход которого с выхода формирователя 4 последовательно поступают 2 п отсчетов,которые считываются из блока 6 памяти по адресам, соответствующим первым из Ь ячеек каждого из подканалов, Каждый из отсчетов суммируется с а 1, а результаты последовательно записываются в ячейки, из которых отсчеты просчитаны. Так как в начале отработки блок 6 памяти очищен (записаны "0"), то фактически отсчет а 12 п раз просуммируется с нулем и запишется в ячейки памяти каждого подканала. Затем на первый вход группового сумматора 2 поступает второй отсчет а 2, который аналогично отсчету а 1, переписывается во вторые ячейки блока 6 памяти каждого подканала. Аналогично процесс записи будет продолжаться пока не запомнятся все ячейки памяти одного из каналов, после чего порядок считывания отсчетов иэ блока 6 памяти данного канала меняется на обратный т. е. на следующем такте считывания отсчет, записанный в последнююи ячейку и пересылается в сумматор 2, где суммируется с очередным входным отсчетом ап, а результат записывается вновь в ячейкуи. На следующем такте описывается отсчет из ячейки и т. д. Аналогично меняется адресация ячеек блока 6 памяти других каналов. Первоначально адрес ячеек нарастает от адреса первой ячейки до Ь, затем порядок адресации изменяется на обратный - от адреса Ь ячейки до первой, В соответствии с изменением порядка адресации изменяются знаки алгебраического суммирования.После того, как последний входной отсчет ах просуммируется с Ь отсчетами канальных групп, отсчеты считываются иэ блока 6 памяти и через многоканальный компрессор 7 поступают в многоканальный сумматор 9, в котором перемножаются с соответствующими отсчетами опорных сигналов. Каждый опорный сигнал представлен числом отсчетов, равным Ь, Для хранения отсчетов групп на время суммиро 25 30 35 40 45 50 55 вания с опорными сигналами необходим промежуточный блок памяти. В качестве промежуточного блока памяти используется блок 6 памяти. С выхода многоканального сумматора 9 отсчеты сигналов, после декомпрессии поступают на входы многоканального сумматора 8, в котором осуществляется суммирование отсчетов каждого подканала. С выхода многоканального сумматора 8 вычисленные коэффициенты корреляции поступают на входы анализатора 10, решающего блока 12, сумматора 11. Анализатор 10 оценивает качество сигнала и вырабатывает соответствующие сигналы, управляющие коммутатором 16.Предлагаемый приемник по сравнению с прототипом позволяет повысить скорость обработки сигналов, за счет этого увеличивается число обрабатываемых каналов, быстродействие устройства, а также резко снижаются затраты на один обрабатываемый канал,Формула изобретения Цифровой многоканальный приемник, содержащий аналого-цифровой преобразователь, формирователь адресного сигнала, выход которого соединен с адресным входом блока памяти, выход которого через формирователь знакового разряда соединен с первым входом первого группового сумматора, выход которото подключен к сигнальному входу блока памяти, опорный генератор, первый многоканальный сумматор, выход которого соединен с первым входом решающего блока, с первым входом анализатора сигналов и с входом накапливающего сумматора, выход которого подключен к вторым входам решающего блока и анализатора сигналов, выход которого соединен с управляющим входом коммутатора, опорные входы которого подключены к выходам блока опорных генераторов, о т л и ч а ющ и й с я тем, что, с целью повышения объема принимаемой информации, в него введены многоканальный компрессор, второй многоканальный сумматор, многоканальный декомпрессор, два групповых декомпрессора и второй групповой сумматор, выход которого соединен с входом первого группового декомпрессора, выход которого подключенн к второму входу первого группового сумматора, выход блока памяти соединен с входом многоканального компрессора, выход которого соединен с первым входом второго многоканального сумматора, выход которого через многоканальный дехомпрессор соединен с входом первого многоканальноГо сумматора, при1646070 Составитель О, ГеллерТехред М.Моргентал Корректор Т. Колб Редактор Н. Коляда Заказ 1556 Тираж ЗДО Подписное 8 НИИПИ Государственного комитета по изобретениями открытиям при ГКНТ СССР 113035, Москва, Ж-ЗБ, Раушская наб., 4/5 1Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101 этом выход опорного генератора подключен к второму входу второго многоканального сумматора, а выход коммутатора через второй групповой декомпрессор соединен с вторым входом второго группового сумматора, первый вход которого подключен квыходу аналого-цифрового преобразователя.