Rs-триггер

(51) ИСАНИЕ ИЗОБРЕТЕНИ 5297/2102,8902,91, Бюл. М 5товой вычислительный цо республиканского банк(21) 46 (22) 27 (46) 07 (71) Ку русско СССР ния - уменьшение потребляемои мощности, повышение быстродействия и уменьшение занимаемой площади при реализации нд кристалле. В 5-триггер содержит первый и второй многоэмиттерные и - р - и-транзисторы, фазоинвертирующий и - р - п-трд- зистор, транзисторный ключ с общим эмиттером, эмиттерный повторитель и резистор. Введение токового зеркала (отражателя тока) на р - п - р-транзисторах поэвол:ет уменьшить потребляемую мощность эд счет ее снижения в единичном состояииуеличить быстродействие за счет уменьшения задержки цепи обратной связи и умеьшить занимаемую площадь при реализациид кристалле, так как токовое зеркало занимает небольшую площадь, 1 ил. р Бело- осбанка П ЛЬСНОй входным вывообщий вывод12 питания, азеркала 8 саедэмиттер транзтранзисторного соединенвыходом эмит и трднзисторд 1, ЕдиЕ С базой оплекгор котора В-тр ггер 1 и орителянен с бастора 5 о ключа б к выходом терного поеработде ВЯ-триг цим Обр м Состоянии д вховни напряжений, а торный клО б зэысокий уровень абазы эмиттерного ки ет, поэтому нет ак транзистор 6 эаолько в том случае, д между шиой 12 Допустим, в дах 3 и 4 высо транзистор 5 и крыты и на вых пряжения, Одн повторителя 7 п и тока эмиттер крыт, Это возм если нагрузка ИСХОДНО кие уро транзис оде 14 в ако тока рактичес так кжно т кло ег ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИРИ ГКНТ СССР АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельства СССРМ 1336208, кл, Н 03 К 3/286, 1987,Алексеенко А.Г., Шапурин И,И, Микросхемотехника. - М,; Радио и связь, 1982,с,199, рис. 4, 27.(57) Изобретение относится к импульснойтехнике, в частности к устройствам с двумяустойчивыми состояниями. Цель иэобретеИзобретение относится к им у технике, в частности к устройствам с двумя устойчивыми состояниями.Цель изобретения - уменьшение потребляемой мощности, повышение быстродействия и уменьшение занимаемой площади при реализации на кристалле,На чертеже приведена принципиальная электрическая схема ВЯ-триггера,ВЯ-триггер содержит первый и второй многоэмиттерные п - р - и-транзисторы 1, 2, эмиттеры кэторых соединены соответствено с Я-входами 3 и В-входами 4, фаэорасщепляющий п - р - и-транзистор 5, ключ с общим эмиттером 6 и эмиттерный повторитель 7 на п - р - п-транзисторе, токовое зеркало 8 на р - и - р-транзисторах, коллектор транзистора 6 соединен с одним из эмиттеров транзистора 2, коллектор которого соединен с базой транзистора 7, база транзистора 2 через резистор 9 соединена с Дом 10 токогоо зеркала 8 1 которого соединен с шиой выходной вывод 13 токовогопитания и выходом 14. Включать нагрузку между выходом 14 и общей шиной нельзя, потому что триггер в противном случае будет иметь только одно устойчивое состояние. Поскольку на входах 4 высокие уровни напряжений и ток базы эмиттерного повторителя 7 равен нупо, то ток через резистор 9 и иходнаи вывод 10 такового зеркала 8 также Огсутствует, Поэтому выходной ток токового зеркала 8 также равен нулю, чта позволяет тр цзистору 5 быть закрытьгм,Если в исходном состоянии один из входов 3 (входы Я) замыкать на общую шину, таЯЯ-триггер своего состояния не изменит, Висхадгогл состоянии все транзисторы Р 5 трИГГЕГЭЛ ЗЗКрвТЬГ И ОН ПраКтИЧЕСКИ НЕ ПОтребляег энергии от источника питания,Если Один из оыхадао 4 (входы Г) саиди.нить в общей шиной,1 г. возникает ок черезг;,Одной в. опд 10 гоковаго зеркала 8, рези;тор 9 и Одии; з литтерав транзистора 2Эта ПГ 1 ИОдит К ГОГ 1 НЛЕНИЮ ВЫХОДНОГО таКа. ког г: э ро лла 8 герез выходной вывод13, катгэрый через прягласмещенный коллектарный ггерехад транзистора 1 откроеттоанзистор 5. а значит и транзисторныйключ 6, Нл гэьходе 14 установится низкийуровень напряжения, Одновременно протекает так через коллектор транзистора 5,один из эмиттеров транзистора 2, поэтомутак через резистор 9 протекает и после того,как один из входоо Отключен от общей шины, и поддерживает ток через токовое зеркало, а значиг транзистор 5 итранзисторный клепач 6 остаются в открытсмсостоянии, чта определяет устойчивостьвторого состояния ЙЯ-триггера,В этом состоянии замыкание входов 4на общую шину уже не приводит к изменению состояния триггера,Если во втором устойчивом состоянииодин иэ входов 3 соединить с обшей шиной, то транзистор 1 переключится из инверсного состояния в состояниенасыщения, Это приводит к закрываниютранзистора 5, поэтому транзистор 2 переклочается в инверсный режим и возникаетток базы транзистора эмиттернаго повторителя 7, Последний открывается и токомэмиттера перезаряжает выходные емкостинагрузки и завершает процесс рассасывания носителей в базе закрывающегося транзисторного ключа б, После восстановлениявысокого уровня на выходе 14 ток базыэмиттерного повторителя 7 уменьшается дануля, что приводит к закрыванию транзисторов токового зеркала 8, так через базутранзистора.1 уменьшается до нуля и ВБтриггер переключен в исходное состояние.5 После установления на входах 3 высоких уровней транзистор 5 и транзисторный ключ 6 остаются закрытыми, потому, что нет тока через токовое зеркало 8. 10 15 20 25 30 35 40 55 Таким образом, подачей низких уровней на Я- или Я-входы ЯЯ-триггер может быть переключен в одно из двух устойчивых состояний, Время переключения предлагаемого ВЯ-триггера определяется временем переключения только одного ТТЛ логического элемента, Транзисторы токового зеркала работают в линейном режиме, поэтому время их переключения меньше, чем время переключения насыщенных транзисторов ТТЛ-элемента," В исходном состоянии 88-триггер практически не потребляет энергии, что повышает экономичность,ВЯ-триггер может быть выполнен по биполярной ТТЛ-технологии, при этом токовое зеркала выполняется на горизонтальных р - и - р-транзисторах (следует отметить, что требования к коэффициенту передачи тока базы в р - и р-транзисторах токового зеркала не высоки, потому что общий коэффициент передачи токового зеркала может быть значительно меньше единицы, поэтому горизонтальная структура р - и - р-транзисторов вполне приемлема), Токовое зеркало занимает на кристалле небольшую площадь, Это позволяет уменьшить общую, занимаемую ВЯ- триггером, площадь в схемах с высокой стег 1 еньга интеграции,Формула изобретения ЙЯ-триггер, содержащий первый глногоэмиттерный и - р - п-транзистор, эмиттеры которого соединены с Я-входами, коллектор подключен к базе фазорасшепляющего и - р - и-транзистора, эмиттер которого соединен с базой транзисторного ключа с общим эмиттерам, коллектор которого соединен с выходам триггера и выходом эмиттернага повторителя, второй многазмиттерный и - р - и-транзистор, эмиттеры которого подключены к Р-входам, а база соединена с первым выоодом резистора, о т л и ч а ю щ и й с я гем, что, с целью уменьшсния потребляемой мощносги, повышения быстродействия и уменьшения занимаемой площади при реализации на кристалле, в него введено токовое зеркало (отражатель тока) на р - и - р-гранзисторах, общий вывод которого соединен с шиной питания, входной вывод со. единен с вторым выводом резистора, а выходной вывод подключен к базе первого мнагазмиттернаго и - р - и-транзистора, база эглиттернаго повторителя соединена с коллектором второго многоэмиттерного и -Т ССС одственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 1 р - п-транзистора, один иэ эмиттеров которого соединен с коллектором фазорасщепказ 283 Тираж 466 ВНИИПИ Государственного комитета по изо 113035, Москва, Ж, Ра