Постоянное запоминающее устройство

(5 ИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛЬСТВ ВТОРСКО 61) 21) 22) 46)(54) ПОСТО РОЙСТВО (57) Иэобре ной техник проектиро ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 322376630273/242,01.890,01.91, Бюл. МЭ.Н. Сухачев81,327,6 (088,8)Авторское свиде22376, кл, 6 11 ННОЕ ЗАПОМИНАЮЩЕЕ УСТ ение относится к вычислитель- может быть использовано при нии полупроводниковых посто.,Ж 16245 янных и репрограммируемых запоминающих устройств и является дополнительным к авт. св. М 1322376, Цель изобретения - повышение надежности устройства, Поставленная цель достигается тем, что в устройство введены блок 14 контроля, счетчик 15 адреса, счетчик 16 сбоев. При сбое блок 14 формирует сигнал ошибки, который изменяет состояние счетчиков 15, 16, Блок 11 управления анализирует код счетчика 16 сбоев и обеспечивает повторное обращение в резервную зону накопителя 6 в соответствии с новым кодом адреса счетчика 15. 2 ил.Изобретение относится к вычислите.ьной технике, может быть использовано припроектировании полупроводниковых постоянных и репрограммируемых запоминающих устройств повышенной надежности и 5малым потреблением мощности и являетсядополнительным к авт. св, М 1322376.Цель изобретения - повышение надежности устройства,На фиг, 1 представлена функциональная схема устройства; на фиг, 2 - структурная схема "го блока управления,Устройство содержит регистр 1 адресастарших разрядов, регистр 2 адреса младших разрядов, блок 3 сравнения, адресные 15входы 4, дешифратор 5, накопитель 6, состоящий из модулей 7 памяти, блок 8 ключей,информационный регистр 9, выходы 10,блок 11 управления, одновибратор 12, управляющий вход 13, блок 14 контроля, счетчик 15 адреса, счетчик 16 сбоев, выход 11индикации ошибки, управляющий выход 18.Блок 11 управления состоит иэ преобразователя 19 адреса, элемента 20 управления следующим адресом, узла 21 памяти, 25регистра 22 микрокоманд, мультипилексора23, инвертора 24.Устройство работает следующим образом.В каждом цикле считывания на входы 30устройства поступают: сигнал обращения -на вход 13 и код адреса - на входы 4, Приэтом старшие разряды кода адреса поступают на входы регистра 1 и блока 3 сравнения, а младшие разряды поступают на 35установочные входы регистра 2 и потом насоответствующие адресные входы модулей7 памяти. Кроме того, на часть адоесныхвходов модулей 7 памяти подаются сигналыс внутреннего счетчика 15 адреса, 40Регистр 1 выполнен стробируемым, поэтому в нем хранится код модуля 7 памяти,к которому было обращение в предыдущемцикле считывания. Коды адресов модулей 7памяти предыдущего обращения и настоящего поступают на входы блока 3 сравнения,на выходе которого вырабатываетсяпризнак сравнения или несравнения,поступающий в блок 11 управления. Если вырабатывается признак несравнения, это 50означает, что производится обращение кдругому модулю 7 памяти, блок 11 управления вырабатывает импульс записи новогокода адреса старших разрядов в регистр 1.Этот код через дешифратор 5 осуществляет 55включение соответствующего ключа из блока 8 ключей и осуществляет разрешениевыборки с соответствующего модуля 7 памяти, Блок 11 управления стробирует приемсчитываемой информации в регистр 9, затем стробирует блок 14 контроля, а если на его выходе нет сигнала сбоя, что свидетельствует о правильности считанной информации на выходе 10 устройства, выдает признак "Готовность" на выходе 18 устройства.Так как счетчик 15 адреса не изменяет свое состояние при считывании информации без сбоя, это означает, что при считывании массива информации происходит обращение в одни и те же зоны в модулях 7 памяти, определяемых кодом адреса счетчика 15 (коэффициент пересчета счетчика 15 адреса определяется количеством резервных зон в модуле 1 памяти, в которых хранится одинаковая информация).Если блок 3 сравнения вырабатывает признак сравнения, возможно ускорение выборки иэ накопителя, так как обращение осуществляется в тот же самый модуль 7 памяти, что и в предыдущем цикле.В том случае, когда в обращениях к постоянному запоминающему устройству наступает перерыв (например, во время взаимодействия процессора с другим запоминающим устройством, устройством ввода-вывода и т. и.), то на выходе одновибратора 12 снимается сигнал, разрешающий работу дешифратора 5 и блока 3 сравнения, С выходов дешифратора 5 снимается сигнал включения ключа в блоке 8 ключей и снимается питание с модуля 1 памяти. При первом обращении к устройству после перерыва на выходе одновибратора 12 отсутствует сигнал, разрешающий работу блока 3 сравнения, и на его выходе будет сигнал несравнения даже при равенстве кодов адреса старших разрядов на входе 4 устройства и выходе регистра 1 старших разрядов; По сигналу обращения, подаваемому на вход 13 устройства, блок 11 управления синхронизирует работу устройства и выдает признак "Готовность" на выход 18 по длинному циклу, а одновибратор 12 формирует сигнал, разрешающий работу дешифратора 5 и блока 3 сравнения. Введение одновибратора 12 позволяет снизить потребляемую устройством мощность за счет снятия питания со всех модулей 7 памяти при отсутствии обращения к устройству,При сбое информации блок 14 контроля формирует сигнал ошибки, который изменяет содержание счетчиков 15 и 16 (счетчик 16 сбоя предварительно обнуляется), блок 11 управления анализирует код счетчика 16 сбоев на наличие резерва в выбранном модуле 7 памяти и. если он имеется, обеспечивает повторное обращение в резервную зону в соответствии с новым кодом адреса счетчика 15, а в случае считывания правиль1624527 Составитель С,КоролеТехред М.Моргентал едактор М.Келемеш Корректор Л.Бески Заказ 194 Тираж ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушскэя наб 4/5 Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 10 ной информации из резервной зоны блок 11 управления своим сигналом обнуляет счетчик 16 сбоя (для подготовки его к счету числа сбоев информации по другому адресу на входе 4 устройства) и формирует на выходе 18 сигнал "Готовность".В случае, если резерв в выбранном модуле 7 памяти исчерпан, блок 11 управления обнуляет счетчик 16 сбоя и формирует на выходе 17 устройства сигнал "Ошибка".Формула изобретения Постоянное запоминающее устройство по авт. св. % 1322376, от л и ч а ю щ е ес я тем, что, с целью повышения надежности устройства. оно содержит блок контроля, счетчик адреса, счетчик сбоев, счетный вход которого соединен со счетным входом счетчика адреса, выходом блока контроля и входом сигнала ошибки блока управления, четвертый выход которого соединен с такто вым входом блока контроля, информационные входы которого соединены. с соответствующими выходами информационного регистра. пятый выход блока управления соединен с входом сброса счетчика 10 сбоев, выходы которого соединены с соответствующими адресными входами блока управления, шестой выход которого является выходом индикации ошибки устройства, выходы счетчика адреса соединены с соот ветствующими входами третьей группы накопителя.