Преобразователь прямого кода в относительный

.Изоаниеающей й технике и темах обраб й информаци т преобразо тоте, превыш частоту раб т а дв ае Пиггер йстви л тель 1 час2, 3 задержки,тные триггерынозначности, тный входы 9, 1 О т дел енты тель на два, эле элементы И 4, 5 6, I элемент товый, информ выход 11. 2 ил а Фиг ГОсудАРстВенный КомитетПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР ТОРСНОМУ СВИДЕТЕЛЬС(56) Нляпоберский В.Н. Основы техники передачи дискретных сообщений, - М.: Связь 1973, с.223, рис.4.32.Цифровое телевидение, / Под ред, М.И.Кривошеева, М.: Связь, 1980, с.44, рис.3.1, с.73, рис.3.14, (54) ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО КОДА в Относительний(57) Изобретение относится к электросВязи Вычислительн использоВаться В си и передачи дискретн бретение обеспечива кода на тактовой ча1615890 Изобретение относится к электросвя.зи, вычислительной технике и можетиспользоваться в системах обработки ипередачи дискретной информации.Целью изобретения является повышение быстродействия преобразователя.На фиг.1 показана функциональнаясхема преобразователя; на фиг.2ременные диаграммы, поясняющие его 101 аботу.Преобразователь содержит (фиг.1)елитель 1 частоты на два, первыйвторой 3 элементы задержки, первый4, второй 5 элементы И, первый б, вто 115 ой 7 (счетные) триггеры, элемент 8равнозначности (неравнозначности),актовый 9 и информационный 10 входы и выход 11.Преобразователь работает следующим 2 Ообразом,На вторые входы элементов И 4 и 5подаются прямая и инверсная периодические последовательности импульсовИиг,2 в,д), формируемые на выходах 25высокочастотного делителя 1 частоты.)период следования этих импульсов равен двум периодам колебания тактовойчастоти,подаваемого на вход делителя1 частоты (Лиг.2 б). На первые входы 3 Оэлементов И 4 и 5 подается информационная последовательность двоичных"игналов (фиг,2 а), в соответствиис которой элементы И 4 и 5 коммутируют импульсы, формируемые на выходахцелителя 1 частоты, на ьходы счетныхтриггеров б и 7 (фиг 2 ж,з). Триггерыб и 7 изменяют свое состояние тольков моменты изменения уровня импульсовот Он к н 1 н или от 1 к 0, После-,довательности двоичных сигналов, формируемые на выходах триггеров б и 7(фиг,2 и,к), с помощью элемента 8 равнозначности объединяются в информационную последовательность (Лиг,2 л),в которой передаваемая информациязаключена не в самом значении фазытекущей посылки сигнала, а в разности фаз текущей и предшествующей по 4,При этом фаза колебаний тактовойчастоты на входе делителя 1 частотыустанавливается так, что переднийфронт колебаний на входах элементов2 и 3 задержки опережает границуинформационных посылок, а на выходахэлементов 2 и 3 задержкиотстает отграницы на первых входах элементовИ 4 и 5 (фиг. 2 а-е).Время задеряки элементов 2 и 3должно быть меньше половины периодаколебания тактовой частоты.Необходимая установка фазы колебания такто-вой частоты на входе делителя 1 час-,тоты достигается подачей колебанийтактовой частоты и информационныхпосылок от источников к входам 9 и10 преобразователя через кабели, вносимые соответствующие задержки сигнала.учитывая, что выпускаемые микросхемы 530 серии не обеспечивают работу на тактовой частоте, превышающей 30 МГц, а делитель 1 частоты,выполненный на 100 серии интегральных микросхем, работает на тактовойчастоте, превышающей бО МГц, реализация преобразователя на микросхемахсерий 100 и 530 позволяет осуществитьпреобразование прямого кода в относительный при скорости передачиинформации до б 0 МбодТаким образом, изобретение позволяет вдвое увеличить быстродействиепреобразователя. Формула изобретения Преобразователь прямого кода вотносительный, содержащий первый и второй элементи И, первые входы которых объединены и являются информационным входом преобразователя, выходы первого и второго элементов И соединены с входами соответственно первого и второго триггеров, о т л и ч а - ю щ и й с я тем, что, с целю повыщения быстродействия преобразова силок. Для повышения точности преобразования, связанной с изменением времени задержки сигналов в функциональных элементах при воздействии окружающей среди, в преобразователь вве 55 дены элементы 2 и 3 задержки, исключающие ложное переключение триггеров би 7,теля, в него введены элемент равнозначности, элементы задержки и делитель частоты, вход которого является тактовым входом преобразователя,прямой выход делителя частоты соединеннепосредственно с вторым входом первого элемента И и через первый элемент задержки с третьим входом первого элемента И, инверсный выход делителя частоты соединен непосредствен5 16 но с вторым входом второго элемента И и через второй элемент задержки с третьим входом второго элемента И,выходы первого и второго триггеров со 1 Составитель М,Никуленков Техред М.Дидык Корректор В,Гирняк Редактор М.Бланар Заказ 3997 Тираж 657 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, ЖРаушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,10 о г д е 5890бединены соответственно с первым и вторым ьходами элемента ргвнозцачности, выход которого является выходом преобразователя.5