Устройство для дискретного экспоненциального сглаживания

(56) Авторское свидетельство СССРнУ 702509, кл. Н 03 К 13/02, 1979. дАвторское свидетельство СССР рУ 638969, кл. С 06 Г 15/32 1978. гъ м(54) УСТРОЙСТВО ДЛЯ ДИСКРЕТНОГО ЭКС- плПОНЕНЦИАЛЬНОГО СГЛАЖИВАНИЯ9 ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМПРИ ГКНТ СССР 257) Изобретение относится к вычисли-. ельной технике и может быть испольовано при построении информационнозмерительных систем автоматизирован- ого контроля и управления. Цель зобретения - повьппение помехозащищености устройства. Поставленная цель остигается за счет того, что в устойство входят блок 1 вычитания, сдвиовый регистр 2, элемент ИЛИ 3, элеенты И 4 и 5, блок 6 памяти, мультиексор 7; блок 8 сравнения, регистры и 10 и блок 11 синхронизации. 1 ил.Изобретение относится к вычислительной технике и может быть использовано при построении информационно- измерительных систем автоматизирован ного контроля и управления.Цель изобретения - повышение помехозащищенности устройства.На чертеже представлена функциональная схема устройства, 10Устройство для дискретного экспоненциального сглаживания содержит блок 1 вычитания, сдвиговый регистр 2, элемент ИЛИ 3, элементы И 4 и 5, блок 6 памяти, мультиплексор 7, блок 8 сравнения, регистры 9 и 10 и блок 11 синхронизации.Устройство реализует алгоритм фильтрации20у=:" М(у х) (1) которьп 1,соответствует известному выражению, однако с применением только действия вычитания, причем при вычис лении всего выражения (1) и (у; к ) используется одно и то же уменьшаемое, При этом величинахр хсх ( у или у с х 1 х,30 я" = х, х 1 х ( у;, или у 1 хубх у, ху сх или х у ех,(2) где хи х - текущие значения входного сигналаТаким образом, величина х; принимается равной одному из значений х, х и у, , которое является средним.Устройство работает следующим образом,Очередные значения х и х входного сигнала по первому и второму тактам (сигналам) блока 11 синхронизации записываются соответственно на регистры 9 и 10 и поступают на блок 8 сравнения, на другои вход которого поступает информация из блока 6 памяти. Таким образом, на входах блока 8 сравнения будут присутствовать все три значения х, хи у;,. В результате попарного сравнения будет определено среднее значение и по сигналам блока 8 сравнения. эта величина пройдет че 55 рез мультиплексор 7 на вход элемента, И 5. По третьему такту блока 11 син-, хронизации откроется элемент И 5 и соответствующее значение через элемент ИЛИ 3 поступит на вход блока 1 вычитания, где произойдет вычитание из величины упоступающей на другой вход блока 1 вычитания, и величины х, (или х или у; исходя изтого, какая из этих величин в данныймомент средняя).Величина разности с выхода блока 1 вычитания по четвертому такту блока 11 синхронизации запишется в сдвиговый регистр 2, где по пятому такту блока 11 синхронизации произойдет сдвиг вправо на количество разрядов,.соответствующее коэффициенту 0 . Пошестому такту блока 11 синхронизациивеличина разности умножается на коэффициент М т,е. значение 0( (у; - к) через элементы И 4 и ИЛИ 3 поступит на вход блока 1 вычитания. На выходе блока 1 вычитания появится текущее значение выходного сигнала у кото-. рое по седьмому такту блока 11 синхронизации запишется в сдвиговый регистр 2 и с его выхода (в данном такте без сдвига) в блок 6 памяти. В результате работы устройства отфильтрованное значение находится в блоке 6 памяти и устройство готово к новомуциклу фильтрации.Адресный вход блока 6 памяти, соответствующии номеру подключаемогопараметра (датчика), во время работы устройства поступает на адресный вход блока 6 памяти.Приведена работа устройства в семь тактов блока 11 синхронизации, т,е. каждый цикл начинается повторением-выдачей блоком 11 синхронизацииперечисленных управляющих сигналов(тактов с 1 по 7). Временной интервалмежду тактами выбирается большим,чем задержки в комбинационных схемах блока 8 сравнения или блока 1 вычитания.Формула изобретенияУстройство для дискретного экспоненциального сглаживания, содержащее блок вычитания, сдвиговый регистр, элемент ИЛИ, первый и второй элементы И, выходы которых подключены со ответственно к первому и второму входам элемента ИЛИ, о т л и ч а ющ е е с я тем, что, с целью повышения помехозащищенности, в него введены блок памяти мультиплексор, блок сравнения, блок синхронизации, первыйСоставитель А. БарановРедактор А, Козориз Техред Л.СердюковаКорректор А. Осауленко Заказ 3989 Тираж 567 Подппсное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,1015, 161574 и второй регистры, выходы которых подключены соответственно к первому и второму выходам блока сравнения и соответственно к первому и второму информационным входам мультиплексора, выход которого подключен к первому входу второго элемента И, второй вход которого подключен к первому выходу блока синхронизации, второй, третий 10 и четвертый выходы которого подключе-, ны соответственно к первому входу первого элемента И, тактовому входу сдвигающего регистра и входу управления записью/считыванием блока памяти, выход которого подключен к третьему .,входу, блока сравнения, третьему ин,формационному входу мультиплексора и ,первому входу блока вычитания, выход 1 6которого подключен к информационному входу сдвигового регистра, выход ко-" торого подключен к второму входу первого элемента И и информационному входу блока памяти, адресный вход которого является входом выбора датчика устройства, информационным входом которого являются соединенные между собой информационные входы первого и второго регистров, тактовые входы которых подключены соответственно к пятому и шестому выходам блока синхронизации, выход блока сравнения подключен, к управляющему входу мультиплексора, выход элемента ИЛИ подключен к второму входу блока вычитания, а вход запуска блока синхронизации является входом запуска устройства.