Преобразователь кода

(51)5 И 03 М 5 ГОСУДАРСТВЕННЫПО ИЗОВ ЕТЕНИЯМПРИ ГКНТ СССР КОМ ИТЕОТНРЫТИ БРЕТЕ(54) ПРЕОБРАЗО (57) Изобретен сной технике и в системах пер АТЕЛЬ КО е относи к имп может ис дачи циф ольэоватьсяовой инйорма(21) 46531 (22) 20. 02 (46) 07, 12 (72) А.С,К (53) 681. 3 (56) Автор гг 12709 оо,Авторск гг,56/24-248990, Ьюл.4абанов25.6 (088.8)ское свидетелкл, Н ОЗМ 7ое свидетельскл.03 м 5 ции для преобразования биимпульсног двухфазного кода линии в двоичный к без возврата к нулю. Изобретение позволяет повысить помехоустойчивость преобразователя за счет того, что преобразователь не реагирует на дробления входного биимпульсного сигнала а также за счет использования битов синхронизации и газировки идентийика торов логических "О" и "1". Преобра - зователь содержит детектор 1 переходов, счетчики 2 и 3 импульсов, элемент ИЛИ 4, триггер 5, элемент И 6 и элемент 7 запрета. 2 ил,Изобретение относится к импульснойтехнике и может использоваться в системах передачи цифровой информациидля преобразования биимпульсного двухфаэногс кода линии .в, двоичный кодбез возврата к нулю,Целью изобретения является повышение помехоустойчивости преобразователя..На фиг, 1 представлена функциональная схема преобразователя; нафиг2 - временные диаграммы, поясняющие работу преобразователя,Преобразователь содержит детектор151 переходов, первый 2 второй 3 счетчики импульсов, элемент ИЛ 1 А тригг 1 ер 5, элемент И 6 и элемент ЗАПРЕТ 7.Устройство работает следующим об 1 азсм,20На синхронизирующий вход устройст-ва поступает местный сигнал синхронизации, частота кстсрогс в И раз выше скорости приема информации, аскважность не имеет значения. Входная информация представлена в биим ульсном двухфазном коде, в которомпорядок чередования пслят ности импульсов по сравнению с предыдущимтактовым интервалом не изменяется30при передаче символа 1 " и изменяется при передаче символа "О (фиг. 2 а),На информационном выходе преобраЗователя формируется сигнал в кодебез возврата к нулю середина каждогобита которого синфазна тактовым импульсам на синхронизирующем выходе(фиг. 2, е к ж), Разрядность Р счетчика 2 выбирается из соотношенияР = Р/27,где Р - частота местного сигнала синхронизации, Гц",Ч - скорость приема информации,бит,/с.Детектор 1 переходов формирует маркеры, длительнсстью 1/Р, соответствующих фронтов принимаемого биимпульсногосигнала. Маркеры детектора 1 ус ганавливают в нуль счетчик 2, с выхода перепал=. 50нения которого поступает импульс, длительностью 1/Р, в случае поступленияв,интервале времени Ь/Р любого иэ маркеров,Отсутствие маркера в интервале 8/Р гб является признаком смены фазы. Таким образом, импульс на входе Р триггера 5 является идентификатором поступления на информационный вход преобразователя бита логического "О" (в исходном коде), Формирование идентификатора логического "О" (выход перейолнения счетчика 2) обнуляет счетчик 3, При поступлении любого из маркеров счетчик 3 переходит в альтернативное состояние., порождая синхропоследовательность, скважностью, равную 2, сфазированную относительно поступления бита логического "О" (в исходном коде) на информационный вход преобразователя, Элемент И 6 выделяет мар" кер, с.сответствующий сохранению фазы входного биимпульсного сигнала, что соответствует идентификации поступления бита логическои "1" (в исходном коде) яа информационный вход преобразователя.Таким образом, задержка формирования выходного кода без возврата к нулю относительно времени поступления входного биимпульсного сигнала составляет величину, равную 1/Р, Скважность выходной синхропоследовательности ранна Р/Ч, причем логическая 1 и синхропоследовательности соответствует середине бита сигнала на выходе триггера 5. Использование битов синхронизации и фазировки идентификаторов логических и (в исходном коде) обуславливает высокую помехоустойчивость, так как при поступлении следующего неискаженного бита любого логического значения восстанавливается битовая синхронизация на выходе элементов ЗАПРЕТА 7, а при поступлении следующего бита логического "О" (в исходном коде) восстанавливается фазировка идентификатора.,Повышение помехоустойчивости достигается также за счет того, что устройство не реагирует на дробления выходного биимпульснсго сигнала, длительность которого менее величины 1/Р.Формула изобретенияПреобразователь кода, содержащий триггер, выход которого является информационным выходом преобразователя, элемент И 1 П 1, элемент И и элемент ЗАПРЕТ, ол и ч я ю щ и к с я тем, что, с целью повышения помехоустойчиьости г.реобразователя, в него введены счетчик и.детектор переходов, информационный вход которогс является информационньм входом преобразоТираж б 55 рственного комитета по нзо 113035, Москва, Б, Р3835 Госу Подписноеетениям и открытиям при ГКНТ СССРшская аб., д. 4/5 ЗакВНИИПИ омбинат "Патент", г.ужгород, уп. Гагарина,изводственно-издательский 5 161 вателя, синхронизирующий вход детектора переходов объединен с синхронизирующими входами первого, второго счетчиков, триггера и является синхрониэирующим входом преобразователя, первый выход детектора переходов соединен с первыми управляющими входами. первого, второго счетчиков и первым входом элемента ИЛИ, вьгход которого соединен с прямым входом элемента ЗАПРЕТ и первым входом элемента И, выход которого соединен с входом установки 2376 6гв "1" триггера, второй выход детектора переходов соединен с вторыми управляющими входами первого, второгосчетчиков и вторым входом элементаИЛИ, выход первого счетчика соединенс входом установки "О" триггера итретьим управляющим входом второгосчетчика, выход которого соединен с 1 О вторым входом элемента И и инверснымвходом элемента ЗАПРЕТ, выход которого является синхронизирующим выходом преобразователя,