Формирователь напряжения записи для запоминающего устройства

(56) Яо 1 Ы зла У 4, р. 550, фиПатент Велик кл. С 11 С 5/02 НАПРЯЖЕНИЯ ЗАПИСИ УСТРОЙСТВАтносится к вычиси может быть исрически программиных запоминающих изобретения явля(54) ФОРМИРОВАТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО (57) Изобретение,о лительной технике пользовано в элект руемых полупостоян устройствах. Целью писиперпоэисГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ОПИСАНИЕ ИК АВТОРСКОМУ СВИ Изобретение относится к вычислительной технике и может быть исполь эовано в электрически программируемых полупостоянных запоминающих устройствах (ЗУ).Целью изобретения является повышение надежности формирователя напряжения записи, величина которого определяется геометрическими размерами элемента памяти.На чертеже изображена принципиал ная схема формирователя напряжения записи.Формирователь напряжения за содержит делитель напряжения вое плечо которого .состоит из следовательно соединенных тран 2 ется повышение надежности формирователя напряжения записи, величина ко- торого определяется геометрическими размерами элемента памяти. Формирователь напряжения записи содержит делитель напряжения, одно плечо которого состоит из последовательно соединенных транзисторов в диодном включении, элемент памяти, состоящий из двух транзисторов в диодном и ключевом включении, инвертор на транзисторах, выходкой трансформатор, шину питания, выходную шину, общую шину. Конфигурация и количество транзисторов последовательной цепочки зависят от соотношения величины питающего напряжения и напряжения, ф которое необходимо подавать на запоминающее устройство. 1 ил.С: торов 1-11 в диодном и ключевом вклю чении, второе плечо выполнено на транзисторе 12 в диодном включении, элемент памяти, состоящий из двух транзисторов в диодном 13 и ключевом 14 включении, инвертор на транзисторах 15 и 16, выходной транзистор 17, шину 18 питания, выходную шину 19 и общую шину 20.Формирователь напряжения записи работает следующим образом.На шину 18 питания подается высоковольтное напряжение. Это напряжение делится на транзисторах 1-11 и 12 и 13 и поступает на затвор транзистора 16. Размеры транзисторов 14- 16 подобраны так, что каскад, состощий из этих транзисторов, работаетлинейном режиме. С выхода его наряжение поступает на затвор транистора 17, исток которого подключен выходной шине 19.5Длины каналов транзис.горов 1-11 выбираются близкими к длине каналов ,"ранзисторов 13 и 14, а транзистор 4 имеет геометрические размеры элеента памяти ЗУ. При технологическом еньшении длины канала элемента пати ЗУ уменьшается напряжение лавиного пробоя шины столбца матрицы ЗУ. дновременно уменьшается длина канаов транзисторов 1-11 и транзистора 4, При этом увеличивается ток через ,. епочку транзисторов и увеличивается апряжение на затворе транзисторов 14 и 6,уменьшая напряжение на затворе тран истора 17 и на выходной шине 19. аким образом, происходит уменьшение апряжения, подаваемого на элемент У и отслеживается уменьшение напряения лавинного пробоя. 25Транзистор 16 служит для предотращения появления на стоке транистора 14 высокого напряжения, коорое при своем изменении может вызать модуляцию эФФективной длины ка ала транзистора 14, что недопустимо.30 , ранзистор 13 выполняется того же ;ипа, что и транзистор 16, и служитя компенсации порогового напряженияранзистора 12. Транзистор 13 служитя компенсации порогового напряже ия транзистора 14. 1Конфигурация и количество тран" зисторов последовательной цепочки зависит от соотношения величины пи" тающего напряжения и напряжения,которое необходимо подавать на ЗУ.формула изобретенияформирователь напряжения записи для запоминающего устройства, содержащий инвертор и выходной элемент на ключевом транзисторе, исток которого является выходом ормировате" ля, а сток соединен с шиной питания, о т л и ч а ю щ и й с я тем, что, с целью повышения надежности формирователя напряжения записи, в него введен делитель напряжения, первое плечо которого состоит из последовательно соединенных транзисторов в диодном и ключевом включении, второе плечо выполнено на транзисторе в диодном включении, а третье - на элементе памяти, состоящем из двух транзисторов, один - в диодном включении, а другой - в ключевом, причем сток первого транзистора первого плеча делителя соединен с шиной питания, а исток последнего транзистора первого плеча делителя соединен с первым входом инвертора и со стоком и зат- вором транзистора в диодном включении второго плеча делителя, исток транзистора в диодном включении второго плеча делителя соединен со стоком и затвором транзистора в диодном и затвором транзистора в ключевом включении элемента памяти, истоки транзисторов в диодном и ключевом включении элемента памяти соединены с общей шиной, сток транзистора в ключевом включении элемента памяти соединен с вторым выходом инвертора.1550580 Составитель В.Гордоноваедактор Е.Копча Техред М.Ходанич Корректор Э.Лончако Заказ 277 Тираж 488 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытия113035, Москва, Ж, Раушская наб., д. 4/5 ГЕНТ оизводственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 10