Устройство для формирования линейного сигнала

(51)5 Н 04 1, 8 ГОСУД АРСТВЕННПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР И КОМИТЕТ И ОТКРЫТИЯ НИЕ ИЗОБРЕТЕН О ВТОРСНОМУ СВИДЕТЕЛЬС(56) Авторское свидетельство СССРУ 1282345, кл. Н 04 Т 5/04, 1985.(54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЛИНЕЙНОГО СИГНАЛА(57) Изобретение относится к злектросвязи. Цель изобретения - формирование сигнала узкого спектра с малойзанимаемой полосой частот. Устр-восодержит источник 1 цифрового сигнала, источник 2 синхросигналов, блокключей 3, дифференциальный усилитель4, КС-фильтр 5, согласующий блок 6,инвертор 7, резисторный делитель 8,регистр 9 сдвига, Цель достигаетсявведением кодирующего блока 11, преобразующего входной сигнал в код Моллера, и коммутатора 10, который взависимости от управляющих сигналовс выхода кодирующего блока 11 коммутирует на свой выход одну из трехпоследовательностей с источника 2,поступающую на тактовый вход регистра 9. Сигналы с регистра 9 суммируются с помощью делителя 8 и поступаютв блок ключей 3, где происходит коммутация сигнала на соответствующийвход усилителя 4. Далее сигнал через Фильтр 5 и согласующий блок 6поступает на выход устр-ва, При этомспектральная плотность мощности передаваемого по линии связи сигналазанимает полосу частот, равную тактовой частоте передачи. Это позволяет увеличить дальность передачиили скорость передаваемой информации, 2 илИзобретение относится к электросвязи и может быть использовано вцифровых системах передачи по симмет.ричным кабельным линиям.Цель изобретения - формированиесигнала узкого спектра с малой занимаемой полосой частот.На фиг.1 приведена структурнаяэлектрическая схема устройства для 10формирования линейного сигнала; наиг. 2 - временные диаграммы, поясняющие принцип Функционирования устуоиства.Устройство для Формирования линейЙого сигнала содержит источник 1 цифрового сигнала, источник 2 синхросигналов, блок 3 ключей, дифференциальный усилитель 4, КС-фильтр 5,согласующий блок б, инвертор 7, ре Озсторный делитель 8 и регистр 9сдвига, а также содержит коммутатор1 О и кодирующий блок 11.Устройство работает следующим образом. 25Двоичный сигнал от источника 1цифрового сигнала (фиг.2,а) поступа,ет на первый вход кодирующего блока11, На второй и третий входы этогоблока поступают тактовые сигналы отисточника 2 синхросигналов с егопервого и второго выходов (фиг 2,би в),Кодирующий блок 11 преобразуетводной сигнал в код Мюллера (фиг,2 ж) ЗсЗакодированный сигнал в прямом и инверсном виде через четвертый и пятыйвЫходы поступает на второй и третийвходы блока 3 ключей. Интервал временн между переходами в закодированномснгнале может составлять один, дваили 3/2 единичных интервала исходного сигнала. Одновременно на первом, второй и третьем выходах кодирующего блока 11 появляются сопровождгющие полученные посылки управляющиесигналы (фиг.2,и,к и л соответственно), При этом началу посылки определенной длительности соответствуетначало соответствующего управляющегоийпульса.На шестом выходе кодирующего блока11 формируется импульсная последовательность, в которой каждому интервалу между переходами соответствуетположительный импульс длительностьюв"половину данного интервала (фиг 2,э),Источник 2 синхросигнала вырабатывает на своих третьем, четвертом и пятом выходах импульсные последовательности (фиг.2,г, д и е). Коммутатор 1 О в зависимости от управляющих сигналов с выхода кодирующего блока 11 коммутирует на свой выход одну из трех последовательностей с источника 2 синхросигналов (фиг.2,м ). Сигнал с выхода коммутатора 10 поступает на тактовый вход регистра 9 сдвига.Управление направлением сдвига в регистре 9 сдвига осуществляется с помощью сигнала с шестого выхода кодирующего блока 11 (фиг.2,э ) и инвертора 7. В первой половине каждого иэ интервалов между переходами сигнала производится сдвиг вправо, а во второй половине - влево. Информационным входом регистра 9 сдвига является его второй вход, Сигналы с выходов регистра 9 сдвига суммируются с помощью резисторного делителя 8. Номикалы резисторов в нем подбираются такчто реализуется функция, изображенная на Фиг.2,н. Далее сигнал с выхода резисторного делителя 8 поступает на первый вход блока 3 ключей.В блоке 3 ключей происходит коммутация сигнала с реэисторного делителя 8 на прямой или инвертирующий вход дифференциального усилителя 4, в зависимости от значения сигналов, действующих на вторвм и третьем входах блока 3 ключей. С выхода дифференциального усилителя 4 сигнал поступает через КС- фильтр 5 на вход согласующего блока б и далее на выход устройства, Частота среза КС-фильтра 5 может быть выбрана вдвое более высокой, чем тактовая частота, что обеспечивает малые.искажения сформированного сигнала и хорошую фильтрацию высокочастотных составляющими,Согласующий блок 6 обеспечиваетподачу в линию связи сигнала требуе-,мой амплитуды и Формы. В данном предложении спектральная плотность мощности передаваемого по линии связи сигнала занимает полосу частот, примерно равную тактовой час 1 тоте передачи, что примерно в два раза меньше, чем в известном устройстве. Это позволяет увеличить дальность передачи или скорость передаваемойинформации.ЙЙ 1111111 ПВ 1111 1 В 111 ЙП 1 Ш 11 1 П 11116111 ШППВЮ 1 П 1 П 1 В 1 ЩПП 11 ПППВ 11111 ПВ 11 П 1 ПП 1 266 10 15 20 Составитель В.ЗенкинТехред Л.Олийнык Корректор С.Черни Редактор И.Горная Заказ 174 Тираж 519 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113 О 35, Москва, Ж, Раушская наб., д. 4/5Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 5 1538Формула изобретения Устройство для Формирования линейного сигнала, содержащее источник цифрового сигнала, источник синхросигналов, последовательно соединенные блок ключей, дифференциальный усилитель, КС-Фильтр и согласующий блок, инвертор, резисторный делитель и регистр сдвига, выходы которого соединены с входами резисторного,целителя, выход которого подключен к первому входу блока ключей, при этом выходы согласующего блока являются выходами устройства, а первый и второй входы регистра сдвига соединены соответственно с выходом и входом инвертора, о т л и ч а ю щ е е с я тем, что, с целью формирования сига о г 3 нала узкого спектра с малой занимаемой полосой частот, введены коммутатор и кодирующий блок, первый, второй и третий входы которого соединены соответственно с выходом источника цифрового сигнала и первым и вторым выходами источника синхросигналов, третий; четвертый и пятый выходы которого подключены соответственно к первому, второму и третьемувходам коммутатора, выход и четвертый, пятый и шестой входы которогосоединены соответственно с третьимвходом регистра сдвига и первымвторым и третьим выходами кодирующего блока, четвертый, пятый и шестойвыходы которого подключены соответственно к второму и третьему входамблока ключей и входу инвертора