Дифференциальный усилитель

1501256 Изобретение относится к электронике и может использонаться в быстродействующих и высоковольтных 20 Входной сигнал поступает на входные эмиттерные повторители, выполненные на восьмом и двенадцатом,транзисторах 8, 12, режимные токи которых задаются третьим и шес тым источниками тока на транзисторах 19, 22, Режимные токи этих, а также первого и четвертого источниковтока на транзисторах 17, 20 выбираются таким образом, чтобы обеспечить 35 малый входной ток смещения, необходимые коэффициент передачи и быстродействие дифференциального усилителя в широком рабочем диапазоне, в т.ч, при существенном уменьшении коэффициентов передачи тока базы транзисторов и изменении питающих и входных напряжений. 40 усилителях и компараторах напряжений.Цель изобретения - расширение диапазона входных дифференциальныхсигналов.На чертеже представлена принципиальная электрическая схема дифференциального усилителя,Дифференциальный усилитель содержит первый-двенадцатый транзисторы1-12 соответственно, первый и 15второй нагрузочные элементы 13, 14,первый и второй делители 15, 16,первый-шестой источники тока, выполненные на транзисторах 17-22,генераторах 23-28 тока, первую ивторую шины 29, 30 источника питания,Дифференциальный усилитель работает следующим образом.25 шими коэффициентами передачи тока базы, что также способствует увеличению точности дифференциального усилителя, Для этой же цели предназначены и цепи, выполненные на первом- шестом, девятом, десятом транзисторах 1-6, 9, 10, а также транзисторах 24, 27, режим по току которых определяется вторым и пятым генераторами 24, 27 тока. Источник тока смещения дифференциального каскада на первом- четвертом транзисторах 1-4, выполнен на транзисторах 17, 20 с генераторами 23, 26 тока, что позволяет обеспечить допустимые напряжения на транзисторах первого и четвертого источников тока смещения при различных сочетанияхч синфазного и парафазного сигналов на входах дифференциального усилителя.При анализе сделаны следующие допущения,Допустимое напряжение на коллекторном переходе всех транзисторов изменяется в следующих пределах:ОсЧ Е,де Е +Ч ц я -ЧО 1;21= 21где 1. и 1- токи генераторов2 ь "23тока,(1 + 1,)=Ч,где К - резистор в цепи коллекторатранзистора 4(3),ДЧ - падение напряжения на открытом эмиттерном переходе любого из транзисторов илидиодеЯсно, что одновременно выполнить эти условия с эмиттерным повторителем легче, чем в собственно дифференциальном каскаде. Кроме того, использование транзисторов 19, 22 и седьмого и одиннадцатого транзисто 50 ров 7, 11, режим по напряжению которых задается при помощи первого и второго делителей 15, 16 соответственно, позволяет уменьшить примерно в два раза максимальные напряжения между коллектором и эмиттером транзисторов. Это в свою очередь позволяет применять транзисторы с меньшими пробивными напряжениями, но с боль вх 1 е + 1 фо, Ч в( = с,)- Чф с где Ч - синфазный входной сигнал, Ч - половина дифференциального входного сигнала. Транзисторы у которых будет происходить увеличение напряжения Ч, следующие: 1, 3, 18, 17, 9, 19, 10, 11, 12. Поскольку ЧЧр(Ч ( -Чкв =ЧвЧюч Чв проанализируем Ч Ч эЧ),и Чкл-(Е - 3 ДЧ)Ч, Е - ДЧ. 1 ожно показать, что при Ч = О дляпредложенного устройства Определим максимальный дифференциальный сигнал при Ч, = О.Из системы (6) следует, что Ч сЕ - 2 ЬЧ,С другой стороны, чтобы транзистор 3(4) це вошел в насыщение, необходимо выполнить условие Ч Е. Таким образом, диапазон изменения входного дифференциального сигнала в данном устройстве больше, чем в устройстве-прототипе,формула изобретения Дифференциальный усилитель, соДержащий первый, второй, третий, четвертый транзисторы, причем коллекторы третьего и четвертого транзисторов являются соответствующими выходами дифференциального усилителя и через соответственно первый и второй нагрузочные элементы соединены с первой шиной источника питания, а эмиттеры соединены с коллекторами соответственно первого и второго транзисторов, эмиттерцые цепи которых через первый источник тока соединены с второй шиной источника питания, при этом между первой и второй шинами источника питания включены первый делитель, имеющий три отвода, а также последовательно соединенные по постоянному току пятый, шестой транзисторы и второй источник тока, причем база пятого транзистора подключена к базе четвертого транзистора, первый и второй источники тока выполнены каждый ца транзисторе и генераторе тока,. включенном в эмиттерную цепь этого транзистора, коллектор которого является выходом соот" ветствующего источника тока, а базы транзисторов первого и второго источников тока подключены к первому отводу первого делителя, второй отвод которого соединен с объединенными выходом второго источника тока и эмиттером шестого транзистора,о т л и ч а ю щ и й с я тем, что, 15 с целью расширения диапазона входныхдифференциальных сигналов, введенывторой делитель, идецтичньп 1 первомуделителю, седьмой восьмой, девятый,десятый, одицнадцатый 1, двенадцатый 20 транзисторы, третий, четвертый, пятый, шестой источники тока, идентйчные первому и второму источникамтока, при этом между первой и второйшинами источника питания включены 25 второй делитель, последовательносоединенные по постоянному току седьмой, восьмой транзистор 11 и третийисточник тока, последовательно соединенные по постоянному току девятый, ЗО десятый транзисторы и пятый источник тока, а также последовательносоединенные по постоянному току одиннадцатый, двенадцатый транзисторы ишестой источник тока, причем четвертый источник тока включен параллельнопервому источнику тока, базы транзисторов четвертого, пятого, шестогоисточников тока подключены к первомуотводу второго делит 1 ля, второй от вод которого соединен с объединенными эмиттером десятого транзистора ивыходом пятого источника тока, базывторого и шестого транзисторов подключены к эмиттеру восьмого транэис тора, база которого является первымвходом дифференциального усилителя,базы второго и десятого транзисторов соединены с эмиттером двенадцатого транзистора, база которого яв О ляется вторым входом дифференциального усилителя, при этом база пятоготранзистора подключена к эмиттеруседьмого транзистора, база которогосоединена с третьим отводом первого 55 делителя, базы третьего и девятоготранзисторов подключены к эмиттеруодиннадцатого транзистора, база которого соединена с третьим отводомвторого делителя.