Цифровой синтезатор частот

СОЮЗ СОВЕТСНИХ.СОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 6 09) (11)54 Н 03 18 ОПИСАНИЕ ИЗОБРЕТЕНИЯН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ ПРИ ГКНТ СССР(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ(57) Изобретение относится к радиотехнике и м.б. использовано для получения дискретной сетки стабильныхчастот от одного источника опорныхколебаний. Цель изобретения - снижение потребления мощности от источника питания. Цифровой синтезатор частот содержит перестраиваемый г-р 1,делитель 2 частоты с переменным коэффициентом деления (ДПКД), фазовыйдетектор 3, усилитель 4 постоянноготока, аналоговый сумматор 5, фильтр6 нижних частот, блок 7 опорных частот, два ЦАП 12 и 13, Для достиженияцели введены блок 8 изменения кода,сумматор 9 кодов и два накопителя 10и 11. Поскольку изменение коэффициентов деления ДПКД 2 на велччину ф 1производится с помощью сумматора 9по установочному входу ДПКД 2 на частоте в праз ниже частоты г-ра 1,то снижается потребление мощностиот источников питания. Соединениетактовых входов накопителей 10, 11и блока 8 с выходом блока 7 позволяет также уменьшить время точной подстройки на нужную частоту. 1 ил.Изобретение относится к радиотехнике и может быть использовано для получения дискретной сетки стабильных частот от одного источника опорных колебаний,Целью изобретения является снижение потребления мощности от источника питания.На чертеже представлена электрическая структурная схема цифрового синтезатора частот.Цифровой синтезатор частот содержит перестраиваемый генератор 1, делитель 2 частоты с переменным коэффициентом деления (ДПКД), фазовыйдетектор 3, усилитель 4 постоянного тока, аналоговый сумматор 5, фильтр6 нижних частот, блок 7 опорных частот (БОЧ), блок 8 изменения кода,сумматор 9 кодов, первый накопитель10, второй накопитель 11, первый цифроаналоговый преобразователь (ЦАП)12, второй ЦАП 13. 1 О 15 Цифровой синтезатор частот работает следующим образом.Перестраиваемый генератор 1, ДПКД 2, фазовый детектор 3, усилитель 4, аналоговый, сумматор 5 и фильтр 6 образуют кольцо фазовой автоподстрой- ЗО. ки. При целочисленном коэффициенте деления ДПКД 2 (и,) на кодовый вход первго накопителя 10 поступает код нуля (п = О). Сигнал переноса в пер 2вом накопителе 10 отсутствует, а код 35 суммы на кодовом выходе первого накопителя 10 может быть любой, квази- случайный; Если на кодовые входы и 2 первого накопителя 10 подать код какого-нибудь числа, а затем выключить 40 его, то на кодовом выходе первого накопителя 10 также может быть квазислучайный код. Код суммы второго накопителя 11 изменяется после каждого импульса с БОЧ 7. Импульсы переноса с второго накопителя 11 поступают на вход блока 8 изменения кода, который осуществляет изменение кода на величину .ф 1. В исходном состоянии с первого выхода блока 8, который осуществляет изменение кода на +1, на вход первого разряда сумматора 9 поступает "0", а с второго выхода, который осуществляет изменение кода на -1, на вход второго РазРяда 55 сумматора 9 поступает "1". В результате код, поступающий на кодовый вход сумматора 9 (и,), на его выходе увеличивается на две единицы и коэффициент деления ДПКД 2 становитсяравным И = и,+ 2.При поступлении импульса переносана вход блока 8 изменения кода наего первом выходе появляется уровень"1" на время, равное двум периодамопорной частоты с выхода БОЧ 7 или .двум периодам колебаний по выходуДПКД 2, что характерно для режимасинхрониэма. Появление единицы надва периода приводит к увеличению наединицу выходного кода сумматора 9.Коэффициент деления ДПКД 2 равенМ,= Н + 1 = и,+ 3. В следующем периоде опорной частоты на втором выходеблока 8 изменения кода появляется"0", что приводит к уменьшению выходного кода сумматора 9 и коэффициентаделения ДПКД 2 до величины М= и,+ 1,В результате средний коэффициентделения ДПКД 2 за период остаетсяравным и,+ 2,В следующем периоде опорной частоты блок 8 изменения кода возвращаетсяв исходное состояние и,коэффициентделения ДПКД 2 до поступления очередного импульса переноса равен п,+ 2,Если в первом накопителе 10 кодна выходе суммы равен нулю, то навыходе переноса второго накопителя11 импульсы переноса отсутствуют икоэффициент деления ДПКД 2 в каждый период деления равен и;+ 2.При включении дробных разрядов покодовому входу первого накопителя10 импульсы переноса с выхода переноса первого накопителя 10 поступают на сумматор 9, суммируются в немс кодом целой части и в некоторыхпериодах деления ДПКД 2 увеличивают.его коэффициент деления иа единицу.На кодовые входы второго накопителя 11 каждый период опорной частоты поступает разный код, и на выходе переносавторого накопителя 11 появляются импульсы с переменным законом следования. По этому же закону происходит модуляция коэффициентов деления ДПКД 2.Для дополнительной аналоговойкомпенсации первый и второй выходыблока 8 изменения кода включены навходы второго ЦАП 13 с соответствующими весовыми коэффициентами, вы,ходной сигнал которого имеет формузеркального отображЕния функции изменения коэффициентов деления, Этотсигнал компенсирует изменения коэффи1483632 Ф о р м у л а изобретения Цифровой синтезатор частот, содержащий соединенные в кольцо перестраиваемый генератор, делитель частоты с переменным коэффициентом деления, фазовый детектор, усилитель Э Составитель Ю. КовалевТехред Л.Сердюкова Корректор Э. Лончакова Редактор И, Рыбченко Заказ 2851/55 Тираж 884 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-иэдательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 циентов деления, связанные с образованием импульсов переноса второгонакопителя 11, т.е. с модуляцией коэффициентов деления, а изменения,связанные с изменением суммы на кодовом выходе второго накопителя 11,компенсируются при помощи первогоЦАП 12,Сигналы первого и второго 1 ИП 12и 13 поступают на аналоговый сумматор 5 со своими весовыми коэффициентами, которые зависят от параметров кольца фазовой автоподстройки.Поскольку изменение коэффициентовделения ДПКД 2 на величину Ф 1 производится с помощью сумматора 9 поустановочному входу ДПКД 2 на частоте в п раз ниже частоты перестраитваемого генератора 1, это позволяетснизить потребляемую мощность от источников питания. Соединение тактовых входов первого и второго накопителей 10, 11 и блока 8 изменения кода с выходом БОЧ 7 позволяет такжеуменьшить время точной подстройкина нужную частоту, так как программа управления коэффициентами деленияв ДПКД 2 не зависит от его входнойчастоты. постоянного тока, аналоговый сумма-тор и фильтр нижних частот, блокопорных частот, выход которого подключен к другому входу фазового детектора, первый и второй цифроаналоговые преобразователи, вы.оды которых подключены соответственно к второму и третьему входам аналоговогосумматора, о т л и ч а ю щ и й с ятем, что, с целью снижения потребления мощности от источника питания,в него введены последовательно соединенные первый накопитель, второйнакопитель, блок изменения кода исумматор кодов, выход и вход переноса которого подключены соответственно к установочному входу делителячастоты с переменным коэффициентомделения, и к выходу переноса первого накопителя, информационный выход .второго накопителя соединен с входомпервого цифроаналогового преобразователя, тактовые входы первого накопителя, второго накопителя и блокаизменения кода объединены и подключены к выходу блока опорных частот,второй выход блока изменения кодасоединен с вторым входом сумматоракодов, а первый и второй выходыблока изменения кода подключены соответственно к первому и второму входам второго цифроаналогового преобразователя, кодовые входы первогонакопителя и сумматора кодов являют 35ся соответственно входом дробной части и входом целой части коэффициентов деления,