Трехдекадный двоично-десятичный цифроаналоговый преобразователь

)4 Н 03 М 1/6 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР 3" Е 82,"1 И. ТЕКТЫ) ТсК 1 а БИБЛИО 1 Г ЗОБРЕТЕНИЯТЕЛЬСТВУ ский инстиТаныгин ство СССР 6, 1971. ик по цицеро ровым преоб ХДЕКАДНАЛО ГОВЬ 1 Й(57) 1 Й ДВОИЧНО-ДЕСЯТИЧНЬ 1 ИПРЕОБРАЗОВАТЕЛЬотносится к автомаьной технике и мооч- д обретениев ыч ислител ад вой Об ОПИСАНИ Н АВТОРСКОМУ(56) Авторское свидетель370718, кл. Н 03 М 1/1Гнатек Ю, Р. Справочнаналоговым и аналого-цифразователям. - М,: Радио1982, с. 280, рис. 4.153 жет быть использовано при построенииуправляющих, вычислительных и инФормационно-измерительных систем. Цельизобретения - повышение точности преобразования. Трехдекадный двоично-десятичный циЬроаналоговый преобразователь содержит первый 1 семиразрядный, второй 2 девятиразрядный и третий 3 десятиразрядный двоичные цифроаналоговые преобразователи, сумматор4, первый 5 и второй 6 элементы ИЛИ.Введение двух элементов ИЛИ и реализация соответствующим образом связеймежду управляющими входами цифроаналоговых преобразователей 1 - 3 ивходной шиной позволило повысить тность преобразования двоично - десятного кода в напряжение, 1 ип.(равные "О" или "1") первой (младшей),второй и тре ть ей (старшей) тетрадпреобразуемого кода, Трехразрядноедесятичное число Х можно представить5в следующем виде; У 35 В Ь 2 + Ь +2 з+ Ь.24+55Таким образом, цифроаналоговыйпреобразователь преобразует трехдекадный двоично-десятичный код трех(разрядного десятичного числа И в наИзобретение относится к автомати ке и вычислительной технике и может быть использовано при построении уп равляющих, вычислительных и информа ционно-измерительных систем.Цель изобретения - повышение точности преобразования.На чертеже представлена функциональная схема преобразователя, 1 ОТрехдекадный двоично-десятичный цифроаналоговый преобразователь содержит первыйсемиразрядный, второй 2 девятиразрядный и третий 3 десяти- разрядный двоичные цифроаналоговые15 преобразователи, сумматор 4, первын 5 и второй 6 элементы ИЛИ.Трехдекадный двоично-десятичный цифроаналоговый преобразователь работает следующим образом. 20Двоично-десятичный код числа И с входной шины поступает на соответствующие входы соответствующих цифроаналоговых преобразователей 1 - 3, Причем второй, третий и четвертый 25 разряды младшей тетрады преобразуемого кода поступают на входы цифроаналоговых преобразователей через первый и второй элементы ИЛИ 5 и 6 соответственно. Первый 1, второй 2 и третий 3 цифроаналоговые преобразователи преобразуют с соответствующими весами двоично-десятичный код в парциальные слагаемые, выходного напряжения, которые поступают на соответствующие входы сумматора 4. Выходной сигнал на выходе сумматора 4 пропорционален по уровню трехразрядному десятичному числу Н, Введение двух элементов ИЛИ 5 и 6 и выполнение соответствую щим образом связей между входами цифроаналоговых преобразователей 1 - 3 и входной шиной позволяет повысить точность преобразования двоично-десятичного кода в напряжение за счет ис ключения аналогового масштабирования на резистивных делителях выходных напряжений цифроаналоговых преобразователей.Выполнение соответствующих связеймежду входным кодом и входами цифроаналоговых преобразователей для Формирования парциальных слагаемых выходного напряжения осуществляется следующим образом. Пусть необходимо преобразовать двоично-десятичный кодаааа Ь,ЬЬзЬ с,сс,с 4 трехраэрядного десятичного числа М, где а;, Ь; и с; - разрядные коэффициенты а 2 о+а 2+а 22+а 2 з+1+ с 2) 100. С помощью элементов ИЛИ 5 и 6 Формируются логические суммы вида (а,ча,) и (а ча ). Последнее возможно, поскольку в двоично-десятичном коде с весами 1, 2, 4 и 8 разрядные коэффициенты а и а, а+ и ане могут одновременно принимать значения логической ", С учетом данного условия, а также представляя числа 10 и 1 ООсоответственно в виде 10 = 2 + 2з 100 = 2 + 2 + 2 , Формируют три двоично-взвешенных цифровых числа в виде сумм разрядных коэффициентов преобразуемого двоично-десятичного кода вида . А = а 2 .+ (а ч а )2" + + (а ма )2 +Ь 2 +Ъ 2 + +Ь 2 +Ъ 2 С=а 2+с,2 +с 2 +сз 2 ф+Полученные цифровые числа А, В и С в соответствии с разрядными весами их слагаемых поступают на соответствующие входы соответственно первого 1, второго 2 и третьего 3 цифроаналоговых преобразователей, разрядность которых определяется значением атаршего разрядного коэффициента чисел А, В и С соответственно. Путем несложных преобразований нетрудно убедиться в справедливости равенства БфА+В+ С.14818 пряжение, пропорциональное значениюБ. Составитель Н. КапитановРедактор М. Бланар Техред Л.Олийнык Корректор И, Горная Заказ 2701/5 б Тираж 885 ПодписноеВНИИПИ Государственного комитета пб изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент",. г,Ужгород, ул. Гагарина,101 формула изобретения5 Трехдекадный двоично-десятичный цифроаналоговый преобразователь, содержащий первый семиразрядный, второй девятиразрядный и третий десятираэрядный двоичные цифроаналоговые преобразователи, выход последнего из которых соединен с первым входом сум матора, выход которого является вь 1- ходной шиной, вход первого разряда 15 первого цифроаналогового преобразователя является входом первого разряда первой декады входной шины преобразуемого кода, входы второго, третьего, четвертого и пятого разрядов второго цифроаналогового преобразователя являются входами соответственно первого, второго, третьего и четвертого разрядов второй декады входной шины преобразуемого кода, входы тре тьего, четвертого, пятого и шестого разрядов третьего цифроаналогового преобразователя являются входами соответственно первого, второго, третьего и четвертого разрядов третьей 30 декады входной шины преобразуемого кода, о т л и ч а ю щ и й с я тем, что, с целью повышения точности, в него введены первый и второй эле 894менты ИЛИ, выходы которых подключены к входам соответственно второго и третьего разрядов первого цифроаналогового преобразователя, первые входы являются входами соответственно второго и третьего разрядов первой декады входной шины преобразуемого кода, второй вход первого элемента ИЛИ объединен с вторым входом второго элемента ИЛИ, с входом второго разряда третьего цифроаналогового преобразователя и является входом четвертого разряда первой декады входной шины преобразуемого кода, входы четвертого, пятого, шестого и седьмого разрядов первого цифроаналогового преобразователя соединены с входами соответственно второго, третьего, четвертого и пятого разрядов второго цифроаналогового преобразователя, входы шестого, седьмого, восьмого и девятого разрядов которого объединены с входами соответственно седьмого, восьмого, девятого и десятого разрядов третьего цифроаналогового преобразователя и подключены к входам соответственно первого, второго, третьего и четвертого разрядов третьей декады входной шины преобразуемого кода, выходы первого и второго цифроаналоговых преобразователей соединены соответственно с вторым к третьим входами сумматора.