Кодер

(19) (1 И 51) АНИЕ ИЗОБРЕТЕНИЯ ВИДЕТЕЛЬСТВУ ВТОРСН овышение. тв метоия. - М.:-53.СССР1980. ус трои дирован 5-40, 5 ельство13/00(54) КОД СЛ ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И 0 П(РЫТИЯМПРИ ГКНТ СССР(57) Изобретение относится к электросвязи и может использоваться всистемах передачи информации, Изобретение позволяет повысить быстродействие кодера. Кодер осуществляеткодирование информации кодом Хемминга с кодовым расстоянием, равнымчетырем. Кодер содержит мультиплексор 1, элементы ИЛИ 2 и 3, блок 4 задержки, счетчик 5, элементы И 6, 7,триггеры 8 и 9, группы 10 и 1.1 эле"ментов И, сумматор 12 по модулю дваи группы 13 и 14 триггеров. 2 ил.1474855Изобретение относится к электро- . Далее по сигналу, с второго выхода связи и может использоваться для блока 4 задержки происходит переклюкодирования двоичной информации кодом чение в следующее состояние счетчиХемминга с кодовым расстоянием, рав- ка 5 мультиплексора 1 и блока 10 ным четырем.5элементов И. Затем сигнал с выходаЦель изобретения - повышение быс блока 4 задержки через элементы И б тродействия кодера, и ИЛИ 2 вновь поступает на вход блоНа Фиг.1 показана функциональная ка 4 задержки, и повторяется цикл схема кодера; на фиг,2 - временные 10 Работы кодера по обработке очеред- диаграммы, поясняющие работу кодера, ного разряда байта информационногоКодер (фиг.1) содержит мультиплек- слова, Циркуляция сигнала по цепочке: сор 1, второй 2 и первый 3 элементы элемент ИЛИ 2, блок 4 задержки и ИЛИ, блок 4 задержки, счетчик 5, элемент И б будет поддерживаться, первый 6 и второй 7 элементы И, пер пока на счетчике 5 будут любые сосвый 8 и второй 9 триггеры, первую тояния, кроме состояния 000, и, сле и вторую 11 группы элементов И, довательно, на выходе элемента ИЛИ сумматор 12 по модулю два, первую 3 будет присутствовать единичный 13 и вторую 14 группы триггеров. сигнал.Кодер работает следующим образом, 20 По окончании обработки всех вось"Вначале на вход.,:; ра поступает . ми Разрядов байта информационного байт информационного слова, который слова счетчик 5 переходит в нулевое проходит на информационные входы муль- состояние, на информационные входы типлексора 1, Одновременно с такто- кодера поступает код номера обраба" вого входа кодера через элемент ИЛИ 25 тываемого байта, совпровождаемый 2 на вход блока 4 задержки поступает вторым импульсом синхронизации, поспервый тактовый сигнал сигнализа- тупающим на второй тактовый вход ции (фиг.2 а), сопровождающий каждый кодера.байт слова информации, Этот сигнал Если в результате обработки байта с выходов блока 4 задержки поочеред 30 триггеров 8 оказывается в единичном но подается на вход стробирования состоянии, то второй тактовый импульс мультиплексора 1, счетчик 5 (фиг.2 в) проходит через элемент И 7". на вход и вход элемента И б. На выходе муль- установки триггера 8 в нулевое состиплексора 1 формируется сигнал тояние, на вторые входы группы 11 (фиг.26), соответствующий значению .элементов И и на первый вход сумма- подключаемого разряда байта, Если тора 12, на третьи входы которого значение разряда равно единице, то поступают сигналы с выходов группы на выходе мультиплексора 1 формирует элементов И. Одновременно с этих ся импульс, если значение разряда )ке выходов сигналы проходят на вхоравно нулю, то сигнал отсутствует. 0, ды группы 14 триггеров, производя При наличии сигнала на выходе мульти- их переключение. В случае, если чисплексора 1 (значение разряда равно ло единичных сигналов, поступающих единице) .этот сигнал проходит на на вход сумматора 12 с выходов груп- вход триггера 8, на вторые входы пы 11 элементов 11 и элемента И 7, группы 10 элементов И и на вход сум-. 45 нечетно, на выходе сую;атора 12 появматора 12. Происходят переключение ляется сигнал, который производит состояния триггера 8 и опрос значе- переключение триггера 9. На этом заний разрядов счетчика 5 через груп- вершается обработка очередного байта пы 10 элементов И, Сигналы с выходов и может быть начата обработка следую- группы 10 элементов И поступают на щего байта информационного слова,50входы первой группы 13 триггеров, , По окончании обработки последнего производя соответствующие переклю- байта информации на выходах кодера чения состояний этих триггеров, и установливается значение кода Хемминна вторые входы сумматора 12 по моду- га с кодовым расстоянием, равным челю два. Если число единичных сигна" тырем. При этом на выходах соответслов с выходов группы 10 элементов И твующих групп 13 триггеров будут нечетно, то на.выходе сумматора 12 младшие разряды кода, на выходах,формируется сигнал, который переклю- , соответствующих группе 14 триггеров,чает состояние триггера 9. старше разряды кода, а на выходе1474855 фИ л(о гр Э триггера 9 - код четности для совокупности состояний, контрольных разрядов и разрядов информационного слова.Таким образом, кодер обеспечивает формирование кода Хемминга с кодовым расстоянием, равным четырем, позволяющим исправлять одиночные и обнаруживать двойные и тройные ошибки,Ф о р м у д а изобретения Кодер, содержащий счетчик, выходы которого соединены с первыми входами одноименных элементов И первой группы, выходы которых соединены с входами одноименных триггеров первой группы, первый элемент ИЛИ, первый элемент И и сусл".атор, о т л и ч а ющ и й с я тем, что, с целью повышения быстродействия кодера, в него введены блок задержки, второй элемент ИЛИ, мультиплексор: триггеры, второй элемент И, вторая группа элементов И и вторая группа триггеров, входы первого элемента ИЛИ объединены с соответствующими адресными входами мультиплексора и подключены к соответствующим выходам счетчика, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен с первыми входами второго элемента ИЛИ, второй выход которого является первым тактовым входом кодера, выход второгоэлемента ИЛИ соединен с входом блока задержки, первый, второй и третий выходы которого соединены соответственно со стробирующим входоммультиплексора, входом счетчика ивторым входом первого элемента И,информационные входы мультиплексора 10объединены с первыми входами одно-,именных элементов И второй группыи являются информационными входамикодера, выход мультиплексора соединен с вторыми входами элементов Ипервой группы и счетным входом первого триггера, выход которого соединенс первым входом второго элемента И,второй вход которого является вторым тактовьи.входом кодера, выходвторого элемента И соединен с установочным входом первого триггера,вторыми. входами элементов И второйгруппы и первым входом сумматора,вторые входы и выход сумматора соединены соответственно с выходами одноименных элементов И первой группы ис входом второго триггера, выходыэлементов И второй группы соединеныс соответствующими третьими входами 30сумматора и с входами одноименныхтриггеров второй группы, выходы триггеров первой, второй групп и выходвторого триггера является соответственно первыми, вторыми и третьимвыходами кодера.