Устройство выборки-хранения

,ЯО 147474 51)4 С 11 С 27/00 с. ПИСАНИЕ ИЗОБРЕТЕНИ СССР 1979. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕИЬСТВ(57) Изобретение относится к аналоговой вычислительной технике,- к устройствам выборки и хранения и, в частности, к устройствам обработки выходного сигнала интегральных схем сзарядовойсвязью. Цель изобретенйяповышение быстродействия и точности устройства за счет точной взаимокомпенсации зарядов переключения интегральных ключевых МОП-структур в широком диапазоне температур и напряжений входных сигналов. В режиме хранения на вход усилителя 7 через одиниз накопительных элементов подаютсяв противофазе напряжения ошибок, вызванных зарядом переключения ключевыхструктур, на электродах которых в течение цикла работы поддерживаютсяодинаковые потенциалы. Точная компенсация заряда переключения ключевыхструктур позволяет значительно снизить емкость конденсатора хранения ипри заданной точности работы увеличить быстродействие устройства. Устройство содержит ключевые элементы 1,2, 3, 4, буферные усилители 5, 6, 7,накопительные элементы 8, 9, 10 на Сконденсаторах, блок 11 управления,1 ил.Изобретение относится к автоматике и вычислительной технике и применяется в дискретно-аналоговых преобразователях сигналов, в устройствахсчитывания выходных сигналов интегральных схем с зарядовой связью(ИСЗС) и других устройствах.,Целью изобретения является повышение быстродействия и точности устройстваНа чертеже представлена схема устройства.Устройство содержит первый, второй, третий и четвертый ключевые элементы 1-4, первый, второй и третийбуферные усилители 5-7, первый, второй и третий накопительные элементы8-10 на конденсаторах, блок 11 управления, вход 12 блока 1, информационные вход 13 и выход 14 устройст"ва, шину 15 нулевого потенциала, выходы 16-19 блока 11,Устройство работает следующим образом. 25В режиме выборки при выходном значении логического сигнала на входе 12устройства элементы 1, 2 и 4 открыты,элемент 3 закрыт,В качестве усилителей 5 и 6 используются повторители 30с высоким входным сопротивлениемпоэтому напряжения на элементах 8 и 9уравниваются с напряжением на входе13. Напряжение на третьем элементе 10равно сумме напряжений на элементе 8и на выходе усилителя 7, имеющего высокое входное сопротивление и инвертирующего выходные сигналы.В режиме хранения при низком значении логического сигнала на входе 4012 на выходах 16, 17 и 19 блока 11формируются низкие значения управляющих сигналов, на выходе 18 блока 11формируется высокое значение управляющего сигнала, поэтому элементы 1,2 и 4 закрыты, элемент 3 открыт. Полученные на интервале времени выборкизаряды на элементах 8-1 О в режимехранения сохраняются, поэтому напряжения на входах и выходах элементов1, 3 и 4, а также на выходе 14 сохра50няются равными напряжению на интервале времени выборки.В режиме выборки в устройстве образуется интегрирующая цепочка, определяющая его быстродействиекоторая состоит из сопротивления открытого элемента 1 и емкостей элементов 8и 10, причем эффективная величина последней несколько увеличена усилителем 7. Коэффициент передачи усилителя 7 выбирается приблизительно равным отношению величин емкостей элементов 9 и 10 при условии выполнения элементов 1, 4 на одинаковых полупроводниковых структурах с полевым эффектом, входящих в состав монолитной ИС. Соотношение между емкостями элементов 9 и 10 можно в большинстве случаев выбрать 1 небольшим, чтобы эффективная величина емкостй элемента 10 увеличивалась незначительно. При переходе устройства иэ режима выборки в режим хранения первыми закрываются элементы 1 и 4, затем закрывается элемент 2 и открывается элемент 3. Таким образом, на элемент 8 попадает только один заряд переключения от элемента 1, если же элемент 1 будет закрываться после элемента 2, то на элемент 8 попадет уже два заряда переключения от элементов 1 и 2.При использовании в качестве элементов 1 и 4 одинаковых полупроводниковых структур с полевым эффектом, например быстродействующих МОН-трайзисторов интегральной схемы 590 КН 8, можно добиться взаимокомпенсации их зарядов переключения в широком диапазоне изменения температур и входных напряжений, благодаря поддержанию одинаковых потенциалов на выводах МОП-структур в течение всего цикла работы устройства. Соответствующий выбор соотношения между величинами емкостей элементов 9 и 10, а также коэффициента передачи усилителяобеспечивает при переходе устройства в режим хранения равенство с обратным знаком приращений напряжений на входе усилителя 5 от заряда переключения элементов 1 и 2 и от изменения выходного напряжения усилителя 7, вызванного зарядом переключения элемента 4.Вэаимокомпенсация зарядов переключения элементов 1 и 4 позволяет выбрать емкость элемента 8 существенно меньшей, .чем у известного устройства. Благодаря перезаряду емкости элемента 8 в режиме выборки только через одно сопротивление открытого элемента 1 повысилось быстродействие устройства.Формула изобретенияУстройство выборки-хранения, содержащее блок управления, первый буЗаказ 1902/52 Тираж 558 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб.р д. 4/5Производственно-издательский комбинат "Патент", г,ужгород, ул. Гагарина, 101 3147474 ферный усилитель, первый, второй и третий ключевые элементы, первый накопительный элемент на конденсаторе, первый вывод которого подключен к ши 5 не нулевого потенциала устройства, а второй - к выходу первого ключевого элемента и входу первого буферного усилителя, выход которого подключен к выходу третьего ключевого элемента и является информационным выходом устройства, информационным входом которого является информационный вход второго ключевого элемента, выход которого подключен к информационному входу третьего ключевого элемента, управляющие входы первого, второго и третьего ключевых элементов подключены соответственно к выходам блока управления, вход которого явля ется управляющим входом устройства, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия и точности, в него введены второй и третий буферные усилители, второй и третий накопительные элементы на конденсаторах, вход и выход второго буферного усилителя подключены соответственно к выходу второго и информационному входу первого ключевыхэлементов, первый вывод конденсаторавторого накопительного элемента подключен к шине нулевого потенциалаустройства, а второй - к выходу четвертого ключевого элемента и входутретьего буферного усилителя, выходкоторого подключен .к первому выводуконденсатора третьего накопительногоэлемента, второй вывод которого подключен к входу первого буферного усйлителя, выход которого подключен кинформационному входу четвертого ключевого элемента, управляющий вход которого подключен к соответствующемувыходу блока управления.