Быстродействующий параллельный преобразователь кода баркера в двоичный код

Класс 42 гп, 14,.Л 147026ссср ОПИСАНИЕ ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Подзисная группа Л 3 174Н, Р. Шульгин БЫСТРОДЕЙСТВУЮЩИЙ ПАРАЛЛЕЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ КОДА БАРКЕРА В ДВОИЧНЫЙ КОДЗаявлено 7 марта 1960 г, за М 657502/26 в Комитет по делам изобретений и открытий прп Совете Министров СССРОпубликовано в Бюллетене изобретений Ло 9 за 1962 г,Известны быстродействующие параллельные преобразователи кода Баркера в двоичный кол, построенные на феррит-транзисторных элемент ах.В предлагаемом преобразователе для упрощения устройства использована ключевая схема импульсного типа, подключающая нужный подразряд в зависимости от значения предшествующего младшего разряда,Для выполнения логической операции НЕ в верхней ячейке клкзча подразряда А каждого разряда введена обмотка для принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительная обмотка считывания импульсом кода предшествующего младшего разряда, Для увеличения быстродействия преобразователя операция подразрядного преобразования кода осуществляется путем подключения основных обмоток считывания феррит- транзисторных ячеек каждого разряда к выходам соответствующих блокинг-генераторов активной линии задержки.На чертеже приведена принципиальная схема описываемого преобразователя.Для преобразования в двоичный код предлагаемый преобразователь переключает полразряды кода Баркера таким образом, чтобы выполнялась последовательность следующих элементарных логических операций, СвВ 1 оС, А 1 о= С 1 оС 1 оВП+С гоАп = СС.1 В и1 С.1 А = С где С, - перенос или значение предшествующего младшего разряла в двоичном коде; С; - инверсия переноса; А,; В; - информация, поступающая на соответствующие входы преобразователя.Юо 147026- 2 -Принци дейстя преооразователя рассматривается наработы элементов одного разряда.Код Баркера поступает на преобразователь параллельно в ячейки 1 и 2 каждого разряда. За такт да приема кода Баркера в дополнительные обмотки записи верхних ячеек 3 ключевых схем записывается двоичная 1, В момент записи кода Баркера на ячейки преобразователя импульс кода предшествующего младшего разряда С 9 спишет (по дополнительной обмотке считывания) 1 с ячейки 3 на ячейку 4. Поэтому в момент считывания тактом гд срабатывает ключевая схема на ячейках 4 и 1, т. е двоичный кад разряда будет представлен значением Во.Согласно выражению (1) имеем1.В+О,Ао= Ск,т. е. С,о=Ао,Очевидно, что при значении С 9=-О двоичный код разряда будет представлен подразрядом АОВо1.Ао=Си,т. е. Сд -- Ао,Результат преобразования Спереписывается в верхнюю ячейку 3 следующего разряда и выдается на регистр 5,Преобразование кода в последующих старших разрядах происходит аналогично,Преобразователь использует для считывания такты ( - 1,4), которые вырабатываются блокинг-генераторами б акгивной линии задержки (7 - эмиттерные повторители). Благодаря высокой частоте следования тактов достигается высокое быстродействие преобразователя.Управляющие сигналы на входы 8 и 9 поступают с программирующего устройства, Полученный двоичный код записывается параллельно в выходной регистр, построенный по двухтактной системе. Двоичный код выдается с регистра последовательна, начиная со старшего разряда.Описываемый преобразователь может быть использован, например, в качестве устройства ввода в специализированной электронной машине. Предмет изобретения 1, Быстродействующий параллельный преобразователь кода Баркера в двоичный код, построенный на феррит-транзисторных элементах, о т л и ч а ю щ и й с я тем, чта, с целью упрощения устройства, в нем использована ключевая схема импульсного типа, подключающая нужный подразряд в зависимости ат значения предшествующего младшего разряда.2. Быстродействующий параллельный преобразователь по и, 1, атл и ч а ю щ и й с я тем, что, с целью выполнения логической операции НЕ, в верхней ячейке ключа падразряда А каждого разряда введена обмотка для принудительной записи двоичной единицы за такт до приема кода Баркера на преобразователь и дополнительная обмотка считывания импульсом кода предшествующего младшего разряда.3. Быстродействующий параллельный преобразователь по и. 1, отличающийся тем, что, с целью увеличения быстродействия преобразователя, операция поразрядного преобразования кода осуществляется путем подключения основных обмоток считывания ферригтранзисторных ячеек каждого разряда к выходам соответствующих блокинг-генераторов активной линии задержки.147026Составитель описания А. И, Хохлов Редактор Н, С, Кутафина Техред А. А. Камишникова Корректор Е. Коган Поди. и печ. 15.И 62 г Формат бм. 70108 ц- Объем 0,26 изд. л. Зак. 6008 Тираж 700 Цсиа 4 коп. ЦБТИ Комитета по делам изобретений и откргятий при Говете Министров ГСС 1 Москва, Центр, М. Черкасский пер., д 2/6,Типография ЦБТИ, Москва, Петровка, 4.