Конвейерное устройство для деления итерационного типа

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 7/52 4 ОМИТЕТОП 1 РЫТИЯМ ГОСУДАРСТВЕННЬ 1 ИПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР ОПИС ЗОБРЕТЕНДЕТЕПЬСТВ У АВТОРСКОМУ СССР н 975. .Н. Ариф родейстрадио,(54) КОНВЕЙЕРНОЕ У ЛЕНИЯ ИТЕРАЦИОННОГ (57) Изобретение о тике и вычислитель жет быть использов 0 ДЕ ТРОЙСТ ТИПА носитс ой тех нова(56) Авторское свидетельс9 602944, кл. С 06 Р 7/52Гаврилов Ю.В. и Пучко Аметические устройства бысвующих ЭЦВМ. М.: Советско1970, с. 221-224. 801462296 ческих устройствах. Цель изобретения - увеличение быстродействия, Изобретение позволяет увеличить быстродействие конвейерного устройства деления итерационного типа за счет получения в одной итерации ЗНточых разрядов приближения делителя к единице, где Б - число точных разрядов начального приближения делите;ля к единице. Устройство содержит регистры 1,2, 11делимого, делителя., частного, три блока 4, 5, 10 умножения, блок 3 начального приближения к,обратной величине делителя, группу элементов НЕ 6, квадратор 7, элемент НЕРАВНОЗНАЧНОСТЬ 8, парал- а лельный сумматор 9, 1 ил.Изобретение относится к автоматике и вычислительной технике ипредназначено для использования вцифровых арифметических устройствах.Целью изобретения является увеличение быстродействия,На чертеже показана функциональная схема предлагаемого конвейерногоустройства для деления итерационноготипа.Устройство содержит регистр 1 де.лимого, регистр 2 делителя, блок 3начального приближения к обратной: Пусть в процессе первой итерации навыходе блока 5 умножения сформиро. ван результат, у которого число точных разрядов приведения делителя кединице равно 1 О, например0,11111111100000000110000000000 ххх,,х, где х обозначает "0" или "1"ЗОПри этом на выходе блока 4 умножениясформирован приближенный результатчастноГо. Для дальнейшего увеличе. ния точности частного необходимосформировать такой множитель второйитерации, при перемножении на который делитель будет приведен к единице с большей точностью. В данномслучае Н 1 О старших разрядов множителя второй итерации .определяются 40инвертированием 10 старших разрядоврезультата первой итерации преобразования делителя (выход блока 5), аименно 1,00000000 2 Й+ = 21 младших разрядов множителя второй итерации определяются, как результат суммирования на параллельном сумматоре9 инверсного кода 21 старшего разряда, не считая 10 старших разрядов,результата первой итерации преобразования делителя (результата блока5 умножения и результата квадратора7 дополнительных кодов, на входкото"рого поступает И+2 = 1 2 разрядоврезультата первой итерации (выходблока 5), не считая Б = 10 старшихразрядов, т.е. код 1,00000000110(отрицательное число в дополнительном коде) В результате возведения в квадрат данного кода формируется результат, у которого (0+1)11 старших разрядов равны 0,1111111010После суммирования на параллельном сумматоре 9 формируется 2 Б+1 = 21 младший разряд множителя второй итерации деления, а именно0111111110011111111111 доп01111111010011111111011111111010при этом 1 доп - сигнал с выхода элемента 8 НЕРАВНОЗНАЧНОСТЬ на ЗО входов с инверсным выходом. Сигнал "0"поступает на свободные входы параллельного сумматора 9,Вместе со старшими разрядами множитель второй итерации деления имеетвид 1,000000000.1111111101.1111111010 и при перемножении нарезультат первой итерации преобразования делителя гарантируется получение кода, содержащего ЗИ= 29 точных разрядов делителя, приведенногок единице, т.е. код 0,11,11 ххили 1,0000 хх, где число нулейили единиц в старших разрядах неменее 29,В последней итерации производится преобразование только делимого(умножение в блоке 10), так какрезультат преобразования делителязаранее известен, При необходимостиполучения частного большей точности,данный процесс преобразования делителя (и делимого)повторяется.Таким образом, в результате второйитерации в устройстве формируетсярезультат, имеющий (ЗЫ) точныхразрядов.Формула изобретенияКонвейерное устройство для деления итерационного типа, содержащее1регистры делимого, делителя, частного, блока начального приближения к обратной величине делителя, три блока умножения, причем выход регистра делимого соединен с первым входом первого блока умножения, выход регистра делителя соединен с первым входом второго блока умножения и с входом блока начального приближенияРедактор Ю. Середа Корректор С. Черни Заказ 712/46 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ, СССР113035, Москва, Ж, Раушская наб., д, 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 1 О к обратной величине делителя, выходкоторого соединен с вторыми входамипервого и второго блоков умножения,выход первого блока умножения соединен с первым входом третьего блокаумножения, выход которого соединенс входом регистра частного, о т л ич а ю щ е е с я тем, что, с цельюувеличения быстродействия, в устройство введены группа иэ (ЗЮ+1) элементов НЕ (Я - число точных разрядон .результата первой итерации приведения делителя к единице), (20+1)разрядный параллельный сумматор,квадратор дополнительных кодов, элемент НЕРАВНОЗНАЧНОСТЬ, причем выходы (30+1) старших разрядов второгоблока умножения соединены соответственно с входами соответствующихэлементов НЕ группы, выход разрядоввторого блока умножения с (0+1)-гопо (2 Н+3)-й соединен с входом квадратора дополнительных кодов, выходыэлементов НЕ группы с первого по И-й соединены соответственно с Юстаршими разрядами второго входатретьего блока умножения, выходы 5элементов НЕ группы с (0+1)-го по(2 И+1)-разрядного параллельного сумматора, выход (И+1) старших разрядоврезультата квадратора дополнительных кодов соединен соответственно с(И+1) младшими разрядами второговхода параллельного сумматора, остальные разряды второго входа (20+1)- разрядного параллельного сумматора 6 соединены с входом логического нуляустройства, выходы элементов НЕ свторого по (ЗЮ+1)-й соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с входом пере носа в младший разряд параллельногосумматора, выходы разрядов которогосоединены с младшими (2 И+1) разрядами второго входа третьего блока умножения.