Устройство для линейной интерполяции

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 119) (11) 15 4 С 06 С 7/3 ПИСАНИЕ Я ЕЛЬСТ И АВТОРСНО ническийнина) о й ССР83.Р вычисли испольГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(56) Авторское свидетельствоМф 1088021, кл. С Об С 7/30,Авторское свидетельство СР 842914, кл, С 08 С 19/28. 54) УСТРОЙСТВО ДЛЯ ЛИНЕЙНОЙ ИНТЕ ОЛЯЦИИ57) Изобретение относитсяельной технике и может быт зовано в устройствах восстановлениясигнала по отсчетам, Цель изобретения - повышение помехоустойчивости истепени фильтрации шумов. Устройствосодержит блоки памяти 1-4, сумматоры5-7, блок, сравнения 8,блок 9 определения среднеквадратического отклоненияблок 10 определения степени сглаживания, блоки умножения 11, 12, блок вы"читания 13, переключатель 14 и генератор 15 синхроимпульсов. Интерполяционные оценки вычисляются в видесуммы предыдущей оценки и поправки,вычисленной с учетом нового входногозначения и коэффициента сглаживания,тоже вычисляемого на каждом шаге.Изобретение относится к вычислительной технике и может быть использовано в устройствах восстановлениясигнала по отсчетам.5Цель изобретения - повышение помехоустойчивости и степени фильтрациишумов.На фиг, 1 представлена схема устройства; на фиг. 2 - конструкцияарифметического блока.Устройство содержит блоки 1-4 памяти (с .первого по четвертый), первый5, третий б и второй 7 сумматоры,блок 8 сравнения, блок 9 определениясреднеквадратического отклонения,блок 10 определения сглаживания, первый и второй блоки 11 и 12 умножения,блок 13 вычитания, переключатель 14,генератор 15 синхроимпульсов. Блок 2010 определения степени сглаживаниясодержит (фиг, 2) первый и второй вычитатели 16 и 17, первый и второй перемножители 18 и 19, четвертый и пятый сумматоры 20 и 21, пятый и шестой 25блоки 22 и 23 памяти, блок 24 определения модуля, блок 25 деления.Устройство работает следующим об-разом.Отсчеты сигнала х; поступают на 30вход с периодоыТ; Рассчитанное вблоке 9 среднеквадратическое отклонение очередного отсчета от среднего: значения сравнивается в блоке 8 сравЛкения с разностью ьх; = х; - х; 35где х , - оценка процесса, полученная на предыдущем шаге и хранящаясяв блоке 4 памяти.,Большее из сравниваемых значений поступает на входблока 11 умножения, где умножается 40на показатель сглаживания Ы, рассчитываемый в блоке 10 по формулеЬ х; + О (Ьх 1+ - Ь х 1 )М,Ьх + оС(Ьх - Ьх )1 1145 где оС - коэффициент передачи;Ьх; - оценка невязок;Ьх- оценка модулей невязок, т.е.1той доли разности Ь х;, которую надо прибавить к оценкепроцесса, полученной .на предыдущем шаге.В сумматоре 7 вычисляется очередная оценка процесса как сумма предыдущей оценки и произведения К Ьх которая поступает на выход и запоминается в блоке 2 памяти, причем значение, хранившееся в блоке 2, предва" рительно переписывается в блок 3 памяти. Их разность, вычисляемая блоком 13 вычитания, задает коэффициентллроста. Сумма х, +К Ьх;, полученная на выходе сумматора б, является прогнозом процесса на один шаг вперед, После перезаписи в блоке 4 она используется для сравнения со следующим отсчетом. Формула изобретенияУстройство для линейной интерполя. ции, содержащее первый блок памяти, информационный вход которого является входом устройства, генератор синхроимпульсов, выход которого соединен с управляющим входом первого блока памяти, выход которого соединен с первым входом первого сумматора, первый блок умножения, блок сравнения, блок вычитания и второй блок памяти, о т л и ч а ю щ е е с я тем что, с целью повышения помехоустойчивости и степени фильтрации шумов, устройство содержит блок определения среднеквадратического отклонения, второй блок умножения, третий и четвертый блоки памяти, второй и третий сумматоры, переключатель и блок определения степени сглаживания, содержащий два вы-читателя, два перемножителя, четвертый и пятый сумматоры, пятый и шестой блоки памяти, блок определения модуляи блок деления, при этом вход устройства соединен с информационным входом блока определения средне- квадратического отклонения, синхрони" зирующий вход которого соединен с выходом генератора синхроимпульсов,.а выход соединен с первым информационным входом переключателя и с первым входом блока сравнения, выход первого сумматора соединен с вторым информационным входом переключателя и с вторым входом блока сравнения, выход ко торого соединен с управляющим входом переключателя, выход которого соединен с первым входом первого блока умножения, а также с входом блока определения модуля и с первым входом первого вычитателя блока определения степени сглаживания, выход блока деления, являющийся выходом блока опре" деления степени сглаживания, соединен с первым входом второго блока умножения и с вторым входом первого блока умножения, выход которого соединен с первым входом второго сумматора, выход которого, являющийся вы44 бб 31 Г.Оси дюков оставительехред Д,С орректор.Л.Пилипенко актор С,Патруше аказ 6750/54 Тираж 704 ПодписноеНК 1 ПИ Государственного комитета по изобретениям и открытия 113035, Москва, Ж, Раушская наб., д. 4/5 и ГКНТ ССС одственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ходом сглаженной оценки процесса,соединен с информационным входом второго блока памяти, выход которогосоединен с информационным входом третьего блока памяти и с первыми входа-ми третьего сумматора и блока вычитания, второй вход которого соединен свыходом третьего блока памяти, который является выходом интерполирован Оных значений процесса, выход блокавычитания соединен с вторым входомвторого блока умножения, выход которого соединен с вторым входом третьего сумматора, выход которого соединен с информационным входом четвертого блока памяти, выход которого, являющийся выходом блока определениястепени сглаживания значений процесса, .соединен с вторыми входами первого и второго сумматоров, выход бпока вычитателя, выходы первого и второго вычитателей соединены с первымивходами соответственно первого и второго перемножителей, вторые входы которых соединены с шиной задания коэфФициента, а выходы - с первыми входами четвертого и пятого сумматоров соответственно, выходы которых соединены с информационными входами пятогои шестого блоков памяти и с входамиделимого и делителя блока. деления,выход пятого блока памяти соединен свторыми входами первого вычитателяи четвертого сумматора, выход шестого блока памяти соединен с вторымивходами второго вычитателя и пятогосумматора, управляющие входы второго,третьего, четвертого, пятого и шестого блоков памяти соединены с выходомгенератора синхроимпульсов.1