Устройство для обнаружения потери импульса

(19) И 1) 5 19 51)4 НОЗ К 5 ИСАНИЕ ИЗОБРЕТЕ ВИДЕТЕП К АВТОРСК 139615/27.10.86.А.Карпенко 8) Тайм ры, Массоваяника, М.,етельство СССР 03 К 5/153, 1983 ЛЯ ОБНАРУЖЕНИЯ П к импульс относит ет быть использоваеских им-. стей в систе и контроле периоди ных последовательн мах управл изобретени циональных твенно2 ил ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54) УСТРОЙСТВО ДТЕРИ ИМПУЛЬСА(57) Изобретениеной технике и мож ия и регулирования. Цельюявляется расширение функозможностей устройства путем обнаружения ложного сигнала и восстановления последовательности синхроимпульсов, Поставленная цель достигается тем, что в устройство дополнительно введены элементы И 6, 8 и 9, элемент ИЛИ 5 и таймер 7, работающий в режиме мультивибратора. Кроме того, устройство содержит элемент 1 задержки, элемент ИСКЛЮЧАК 61 ЕЕ ИЛИ 2, элемент И 3, элемент ИЛИ 4, выходы 11, 12 и 13 устройства. При работе устройства в результате сложения импульсных последовательностей на выходе элемента ИЛИ 5 формируется восста" новленная от пропадания и очищеннаяЬ,й от ложных сигналов импульсная после- Ж довательность. Выходы элементов И 8 и 9 являются индикаторами наличияпропавших и ложных импульсов соотвеИзобретение относится к импульсной технике и может быть использовано при контроле периодических импульсных последовательностей, в системах управления и регулирования.Цель изобретения - расширение функциональных возможностей путем обнаружения ложного сигнала и восстановления последовательности синхроим пульсов - достигается тем, что в устройство дополнительно введены вторая, третья и четвертая схемы И, второй элемент ИЛИ и таймер, используемый в режиме одновибратора. 15На фиг.1 приведена блок-схема устройства; на фиг.2 - временная диаграмма работы устройства.Устройство для обнаружения потери импульса содержит элемент 1 задержки, 20 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, первый элемент ИЛИ 4, второй элемент ИЛИ 5, второй элемент И 6, таймер 7, третий 8, четвертый 9 элементы И, вход 10 . устройства, первый 11, второй 12 и 25 третий 13 выходы устройства.Вход 10 устройства подключен к входу элемента 1 задержки, к первому входу элемента ИСКЛЮЧА 10 ЩЕЕ ИЛИ 2, к первому входу первого элемента ИЛИ 4 и первому входу второго элемента Иб, к второму входу которого подключен инверсный выход таймера 7 и первый вход третьего элемента И 8, выход которого является первым выходом 11 устройства и подключен к первому входу второго элемента ИЛИ 5 и второму входу первого элемента ИЛИ 4, выход которого соединен с входом таймера 7, Выход элемента 1 задержки подключен 40 к второму входу первого элемента И 3 и к второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2, выход которого подключен к первому входу первого элемента И 3, а его выход подключен к второму 45 входу третьего элемента И 8 и первому входу четвертого элемента И 9,второй вход которого подключен к инверсному выходу таймера 7, а выходявляется выходом 12 устройства, выход второго элемента ИЛИ 5 являетсявыходом 13 устройства.Устройство для обнаружения потери импульса работает. следующим образом.55Входная периодическая последовательность синхроимпульсов сравнивается с задержанной на период следования входного сигнала импульсной последовательностью (фиг,2 б) на элементе ИСКЛЮЧАЮЩЕЕ ИЛИ 2, В результатесравнения на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 выделяются ложные импульсы, задержанные на период следо"вания входной последовательности,восстановленный .пропавший импульс,следующий за пропавшим импульс входной последовательности, первый импульс последовательности (фиг.2 в).Эта последовательность, подключеннаяк первому входу первого элементаИ 3, сравнивается на совпадение сзадержанной на период элементом 1 задержки входной последовательностьюна первом элементе И 3. В результате на выходе первого элемента И 3выделяются ложные импульсы, задержанные относительно входной последовательности на период входного сигнала, и восстановленный пропавший импульс (фиг.4 д). Эти спгналы поступаютна первый вход третьего элемента И 8и на первый вход четвертого элементаИ 9Таймер 7, работающий в режиме одновибратора, взводится задним фронтом импульса входной последовательности через элемент ИЛИ 4 и сбрасывается перед концом паузы между импульсами периодической последовательности (фиг,2 г и г). Инверсный выходтаймера 7 управляет прохождениемвходных импульсов через второй элемент И б, разрешая прохождение импульсов последовательности и запрещая прохождение импульсов в пауземежду импульсами. В результате навыходе элемента И 6 появляется последовательность входных импульсов безложных импульсов (фиг,2 е), а на выходе третьего элемента И 8 появляется восстановленный импульс входнойпоследовательности (фиг,2 ж). В результате сложения последовательностей (фиг.2 ж и е); на выходе элементаИЛИ 5 образуется восстановленная отпропадания и очищения от ложных сигФ,налов импульсная последовательность.Выходы третьего элемента И 8 и четвертого элемента И 9 являются индика"торами наличия пропавших и ложных импульсов соответственно.Формла изобретенияУстройство для .обнаружения потери импульса, содержащее элемент задержа Составитель А,Очеретяныйедактор М.Бланар Техред А.Кравчук Коррек Кравцова 94/53 Тираж 929 ВНИИПИ Государственн по делам изобретен 1 13035, Москва, Ж, РПодписно каз ета ССытий ком и от ская у д оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 3 14433 ки, вход которого соединен с входной шиной и первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, к второму входу которого подключен выход элемента задержки и первый вход первого элемента И, второй вход которого соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый элемент ИЛИ, первый вход которого соединен с входной шиной, о т л и ч а ю - щ е е с я тем, что, с целью расширения функциональных возможностей путем обнаружения ложного сигнала и восстановления последовательности синхроимпульсов, вешнего дополнитель но введены второй, третий и четвертый элементы И, второй элемент ИЛИ и таймер, при этом входная шина подключена к первому входу второго эле 48 4мента И, второй вход которого соединен синверсным выходом таймера и первым входом третьего элемента И, выход которого соединен с первой выходной шиной, с первым входом второго элемента ИЛИ и вторым входом первого элемента ИЛИ, выход которого соединен с входом таймера, прямой выход которого соединен с вторым входом четвертого элемента И, к первому входу которого подключен выход первого элемента И и второй вход третьегоВ элемента И, выход второго элемента И подключен к второму входу второго элемента ИЛИ, выход которого соединен с второй выходной шиной, а выход четвертого элемента И соединен с третьей выходной шиной.