Фазовый синхронизатор

(19) И 1 К 5/1 50 4 ПИСАНИЕ ИЗОБРЕТЕНИЯ ДЕТЕЛЬСТВ АВТОРСКОМ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) Авторское свидетельство СССРВ 1285581, кл. Н 03 К 5/153,26.08.85.Авторское свидетельство СССРУ 1256176, кл. Н 03 К 5/135,26,04,84,(57) Изобретение относится к импулной технике и может быть использовно для формирования сигнала синхронизации вычислительных систем, Функционирующих в асинхронном режиме,Цель изобретения - повышение точнос"ти фазовой подстройки - достигаетсяза счет повышения (практически наодин порядок) быстродействия. Устройство содержит блок 1 задержки, состоя"щий из аэлементов задержки, шину 2 тактового сигнала, группу 3 0 триггеров, шину 4 синхронизации, иканальный коммутатор 5 и выходную шину 6, Положительный эффект заключается в том, что построение схемы последовательно по цепи триггеров не накладывает принципиальных ограниченийна временные расстояния между Фазами.Это повышает надежность синхронизации ЗВМ и измерительных систем засчет повышения точности Фазовой синхронизации. 2 ил.Изобретение относится к импульсной технике и может быть использовано для Формирования сигнала синхронизации вычислительных и измерительныхсистем, функционирующих в асинхронном режиме,Цель изобретения - повышение точности Фазовой синхронизации за счетповышения (практически на порядок)быстродействия,На фиг,1 приведена электрическаяструктурная схема синхронизатора; наФиг.2 - временные диаграммы, поясняющие его работу, 15Фазовый синхронизатор содержитблок 1 задержки; состоящий из (и)го элемента задержки, Вход блока 1задержки соединен с шиной 2 тактового сигнала, 8-выходы каждого из птриггеров Р-типа группы 3 соединеныс шиной 4 синхросигнала. Выход и-канального коммутатора 5 соединен с выходной шиной 6.Информационный входкаждого канала и-канального коммутатора 5 соединен с С-входом соответствующего триггера группы 3, при этомС-вход первого триггера группы 3 соединен с входом блока 1 задержки, выходы элементов задержки которого соединены с С-входами соответственно,начиная с второго, триггеров из группы З.управляющие входы каждого из каналов и-канального коммутатора 5 соединены с инверсными выходами соответствующих триггеров и с прямым выхо;дом и Р-входом предыдущего триггерагруппы 3, при этом инверсный выходпервого триггера соединен с прямымвыходом и с Р-входом и-го триггера 40группы 3.Синхронизатор работает следующимобразом,До момента фазовой синхронизациивсе триггеры группы 3 по Б-входу 45удерживаются в единичном состоянии,При этом на их инверсных выходах поддерживается уровень пЛог.О, которыйне пропускает на шину 6 через коммутатор 5 ни одну из фаэ тактового сиг Онала, образованных блоком 1,В момент синхронизации 1 с (фиг.2) удерживающий сигнал снимается с Б- входов триггеров (фиг,2 а), Предполо.жим; что сигналы фаз ФФ , Ф,+,55 приходящие на С-входы соответствующих триггеров, расположены относительно момента синхронизации йс (Фиг,2 б,г). Под воздействием рабочих" фронтов фаз Ф Ф , соответствующие триггеры последовательно переключаются в состояние "Лог.О" (фиг.2 д и е). Далее переключаются остальные триггеры, В состоянии "Лог.1" остается лишь (1-1)-й триггер (фиг,2 ж), поскольку на его Р-входе от сигнала Я;+, Ц; (Фиг,2 з) поддерживается уровень "Лог, 1". Этот же сигнал пропускает через коммутатор 5 на шину 6 Фазу Ф;(фиг.2 и) рабочий Фронт которой наиболее близок к моменту синхронизации 1По сравнению с известным Фазовым синхронизатором предлагаемый обладает большей по времени точностью Фазовой синхронизации, Так в известном устройстве, реализованном на триггерах серии К 500, минимально допустимое временное расстояние между соседними фазами синхросигнала составляет около 2 нс. В предлагаемом сиихронизаторе минимальное расстояние между соседними фазами определяется эффектами второго порядка малости, оно, в частности, сравнимо с разбросом времени переключения триггеров фиксирующей цепи, который для триггеров указанной серии не превышает 60,2 нс.Формула изобретенияФазовый синхронизатор, содержащий группу из п триггеров Р-типа, блок задержки, состоящий из (и)-го последовательно соединенного элемента задержки, и-канальный коммутатор, выход которого соединен с выходной шиной, информационный вход первого ка" нала - с шиной тактового сигнала и с входом блока задержки, выходы элемен" тов задержки которого соединены с инФормационными входами, начиная с второго канала, п-канального коммутатора и шину синхросигнала, о т л и ч а ю - щ и й с я тем что, с целью повышения точности Фазовой синхронизации, Я-входы каждого из и-триггеров соединены с шиной синхросигнала, С-входы каждого из и триггеров соединены с информационными входами соответствую-. щих каналов и"канального коммутатора, управляющие входы которых соединены с инверсными выходом соответствующего триггера, с прямым выходом и с Р-входом предыдущего триггера, при этом прямой выход и Р-вход и"го триггера соединены с инверсным выходом первого триггера.1443147 Составитель А.СоколовРедактор М,Бланар Техред А.Кравчук Корре ешетн аз 63 зводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная,ВНИИ п 113035, Тираж 929Государственногделам изобретенииосква, Ж, Рауш Подписнокомитета СССРи открытийкая наб., д.