Цифровой синтезатор частот

) 4 Н 03 В 19/00 ИСАНИЕ ИЗОБРЕТЕНИЯ СТВУ ОРСКОМУ СВИД ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Гнатек Ю.Р. Справочник по цифроаналоговым и аналого-цифровым преобразователям. - М.: Радио и связь, 1982, с. 255-259Побережский Е.С.и др. О логическом методе преобразования фаза-синус в цифровых синтезаторах частоты. в Радиотехника, 1984, Р 2, с. 50-53.(54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике, Цель изобретения - повышение быстродействия и повышение спектральной чистоты выходного сигнала. Устрво содержит тактовый г-р 1, накопитель 2, преобразователи 3 и 7 кода, преобразователь 4 кода фазы в код амплитуды, блок мультиплексоров (БМ)5, регистр б памяти, ЦАП 8 и фильтр 9нижних частот, Разрядный код текущейфазы синусоидального сигнала с накопителя 2 поступает в преобразователь3, где этот код либо передается безизменения, либо преобразуется в дополнительный. Код старших разрядовпреобразователя 3 поступает на управляющие входы БМ 5, а код младших разрядов через преобразователь 4 - наинформационные входы БМ 5. На выходахБМ 5 появится одно из значений кодапреобразователя 4, которое фиксируется в регистре 6. Затем преобразователь 7 формирует положительную илиотрицательную полярность ф-ции. Этоткод преобразуется в аналоговый вид ипосле фильтрации поступает на выход Сфустр-ва, Цель достигается введениемБМ 5 и регистра б, 1 э.п. Ф-лы, 1 ил,Изобретение относится к радиотех-, нике и может быть использовано в . приемопередающей аппаратуре, а также в контрольно-измерительных устройст 5 вах для получения дискретного множества частот.Цель изобретения - повышение быстродействия и повышение спектральной чистоты выходного сигнала. 10На чертеже представлена структурная электрическая схема цифрового синтезатора частот.Цифровой синтезатор частот содержит тактовый генератор 1, накопитель 2, 15 первый преобразователь 3 кода, преобразователь 4 кода фаэы в код амплитуды, блок 5 мультиплексоров, регистр 6 памяти, второй преобразователь 7 кода, цифроаналоговый преобразова О тель 8, Фильтр 9 нижних частот. Преобразователь кода фазы в код ам-. плитуды содержит блок 10 дешифраторовблок 11 регистров памяти, первый 25 элемент ИСКЛ 101 ЛОЩЕЕ ИЛИ 12, второй элемент ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ 13, третий элемент ИСКЛ 10 ЧЛ 10 ЩЕЕ ИЛИ 14.Цифровой синтезатор частот работает следующим образом. 30На выходе накопителя 2 через равные промежутки времени, определяемые тактовой частотой тактового генератора 1, появляется т-разрядный код текущей фазы синусоидального сигнала, все разряды которого, исключая старший разряд, поступают на вход первого преобразователя кода. Если значение (т) разряда кода равно нулю, то код с входов первого преобразователя кода передается на его выходы без изменения, а если единице, то код преобразуется в дополнительный код. Четыре младших разряда кода поступают на входы блока 10 дешифраторов и на вхо ды первого 12 и третьего 14 элементов ИСКЛ 10 ЧА 10 ЩЕЕ ИЛИ, при этом на выходе второго элемента ИСКЛ 10 ЧЛ 10 ЩЕЕ ИЛИ 13 реализуется выражение видаР = (Н+ Е 1 + Нд Е 1) (Н Н + Н Н,)+50 + (На Нз + НеЕ 1 з) (Н Е 1 ю + Е 1 т Н )где НН,Н,Н - значения с первогопо четвертый младших разрядов с выхода первого преобразователя 3 кода.Прямое и инверсное значения данной Функции поступает на первый и второй входы блока 10 дешифраторов ив результате последний проводит преобразование кода Фазы в код амплитуды требуемой Функции.Полученный код по тактовому импульсу запоминается в блоке 11 регистрови с его выходов поступает на информационные входы блока 5 мультиплексоров,на управляющие входы которых поступают код старших разрядов первого преобразователя 3 кода. В зависимостиот кода старших разрядов первогопреобразователя 3 кода на выходах,блока 5 мультиплексоров появляетсяодно из и значений кода с выходовпреобразователя 4 кода фазы. По тактовому импульсу данное значение фиксируется в регистре 6. Если на второмвходе второго преобразователя 7 кодаимеется уровень "Лог. 0", то блокформирует положительную полярностьфункции, если имеется уровень "Лог.1", то отрицательную полярность функции. Код с выхода второго преобразователя 7 кода преобразуется в аналоговый вид с помощью цифроаналоговогопреобразователя 8 и через фильтр 9поступает на выход цифрового синтезатора частотВведение блока 5 мультиплексоровпозволяет упростить преобразователь4 кода фазы, поскольку уменьшаетсячисло переменных дешифратора преобразователя 4 кодафаэы. Введение регистра 6 позволяет повысить быстродействие, поскольку позволяет уменьшитьчисло элементов включенных между блоком 11 регистров и входом второгопреобразователя 7 кода,Кроме того, использование блока 5мультиплексоров позволяет сменой блока 10 дешифраторов изменять формуреализуемого сигнала (синусоидальная,треугольная, пилообразная и т.д.).Формула изобретения1. Цифровой. синтезатор частот, содержащий последовательно соединенный накопитель, первый преобразователь кода, преобразователь кода фазы в код амплитуды, последовательно соединенные второй преобразователь кода, цифроаналоговый преобразователь и Фильтр нижних частот, тактовые входы цифроаналогового преобразователя, накопителя, преобразователя кода фазы в код амплитуды, первого и второгоЗаказ 6393/52 Тираж 929 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений й открытий113035, Москва, Ж, Раушская наб д, 4(5 Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 преобразователей кода подключены к выходу тактового генератора, а выход старшего разряда накопителя соединен с управляющим входом второго преобра 5 зователя кода, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия и повышения спектральной чистоты выходного сигнала, введены последовательно соединенные блок 10 мультиплексоров и регистр памяти,тактовый вход и кодовый выход которого подключены соответственно к выходу тактового генератора,и к кодовому входу второго преобразователя кода, .1 Б управляющий вход блока мультиплексоров соединен с выходом старших разрядов первого преобразователя кода, а информационные входы блока мультиплексоров подключены к соответствую щим выходам преобразователя кода азы в код амплитуды. 2. Цифровой синтезатор частот по п. 1, о т л и ч а ю щ и й с я тем, что 25 преобразователь кода фазы в код амплитуды содержит последовательно соединенные первый и второй элементы ИСКЛЮЧА 1 ОЩЕЕ ИЛИ, третий элемент ИСКЛЮЧАВ%ЕЕ ИЛИ и последовательно соединенные блок дешифраторов и блок регистров памяти, тактовый вход и выход которого являются соответственно тактовым входом и выходом преобразователя кода фазы в код амплитуды, кодовыевходы блока дешифратора являются кодовым входом преобразователя кода фазы в код амплитуды, при этом первый, второй, третий и четвертый младшие разряды кодового входа преобразователя кода фазы в код амплитуды соединены соответственно с первым и вторым входами первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первым и вторым входами третьего . элемента ИСКЛЮЧАКП 1 ЕЕ ИЛИ, выход которого подключен к второму входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй выходы которого .соединены соответственно с первым и вторым входами блока дешифраторов.