Устройство для приема сигналов с частотно-фазовой модуляцией

(ц 4 Н 04 1 27/22 ПИСАНИЕ ИЗОБРЕТЕН АВТОРСН ЕЛЬ ер ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ(56) Авторское свидетельство СССР У 12 Ь 244, кл. Н 04 1. 27/22, 1985. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГ 1 АЛОВ С ЧАСТОТНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ 57) Изобретение относится к радиосвязи. Цель изобретения - повышение достоверности приема. Устройство со.БО 1432798 А 2 д жит частотный детектор 1, линию 2задержки, интеграторы 3, 8, блок 4выделения несущей, фазовый детектор5, АЦП 6, 10, генератор (Г) 7 частот,ключ 9. В устройство введены регистры 11, 12, сумматоры 13, 14 по модулюдва, мажоритарные блоки 15, 17, Г 1 Ьсинхрослова и элемент И 18. При этомсигнал цикловой синхронизации выдается с выхода элемента И 18 только вслучае одновременного выделения синхрослов из двух подканалов приема,что повышает надежность цикловой синхронизации. 1 ил(3) 1 14327Изобретение относится к радиосвязи, может использоваться в высокоскоростных радиосистемах передачи информации и является усовершенствованиемизвестного изобретения по авт, св,В 12 Ь 2744.Цель изобретения - повышение достоверности приема.На чертеже представлена структурная электрическая схема предлагаемого устройства,Устройство для приема сигналов счастотно-Фазовой модуляцией содержитчастотный детектор 1, линию 2 задерж ки, первый интегратор 3, блок 4 выделения несущей, фазовый детектор 5,первый аналого-цифровой преобразователь 6 (АЦП), генератор 7 частот,второй интегратор 8, ключ 9, второй 20АЦП 10, первый и второй регистры 11,12, первый и второй сумматоры 13 и14 по модулю два, первый мажоритарныйблок 15, генератор 16 синхрослова,второй мажоритарный блок 17, элемент 25И 18.Устройство работает следующим образом,На его вход поступает частотноФазоманипулированный (ЧФМ) сигнал, ко 30который можно представить в видеБ (е) = А зпГы,е +ды1 +.ю = 2 НГО и р - круговая частота иначальная Фаза несущего колебания;До - закон изменения частоты несущего колебания; 40д р (с) - закон изменения Фазы сигнала.С входа устройства ЧФМ-сигнал поступает на вход частотного детектора 1и линию 2 задержки. На выходе частотного детектора 1 по результатам при ема элемента сигнала за тактовый интервал Формируется напряжение, кото"рое является функцией отклонениязначения частоты принятого элементасигнала Ес от частоты настройки частотного детектора 1 1 311 Нф Р 4(сДанное напряжение интегрируетсяза время такта первым интегратором 3,передаточная функция которого опреде ляется выражением Б(С) = --Бчд(й) ЙС,1где- постоянная времени первогоинтегратора 3,Напряжение с выхода первого интегратора 3 поступает на вход первого АЦП Ь, который преобразует данное напряжение в код, соответствующий частоте принятого элемента сигнала. Данный код поступает на выход устройства.Линия 2 задержки производит задержку ЧФМ-сигнала на время, равное длительности обработки элемента сигнала в частотном подканале. Задержанный на время г. сигнал поступает на вход блока 4 вьделения несущей, в котором производится подстройка внутреннего опорного генератора по частоте принятого элемента сигнала. Опорное колебание поступает на вход генератора 7 частот, который Формирует из него сетку опорных колебаний, необходимых для когерентной обработки в фазовом подканале. Данные опорные колебания поступают на сигнальные входы ключа 9, который под воздействием поступающего на его управляющий вход кода пропускает на вход фазового детектора 5 опорное колебание с частотой, равной частоте поступающего на его другой вход элемента сигнала. На выходе Фазового детектора 5 форми-. руется напряжение, являющееся Функцией разности Фаз принятого и опорного сигналов:"фд = фри(фс Чьп ) (4) Данное напряжение выделяется вторым интегратором 8 и поступает на вход второго АЦП 10, который преобразует его в код, соответствующий Фазе принятого элемента сигнала,Таким образом, с выходов первого 6 и второго 10 АЦП вьдаются последовательности двоичных символов, передаваемые соответственно по частотному и фазовому подканалам. Данные после" довательности поступают на выходы устройства, а также на первый и второй регистры 11 и 12, которые произ- водят последовательную запись и параллельное считывание поступающих символов. Символы с и выходов первого и второго регистров 11 и 12 посту" лают на соответствующие входы перво-, го и второго сумматоров 13 и 14 по модулю два, которые выполняют операцию сложения по модулю два п-разрядных чисел, поступающих из частотного1432798 подканалов приема, что повышает надежность цикловой синхронизации. формула и з обре т е н и я Составитель А.МоскевичТехред А.Кравчук Корректор Л.Патай Редактор Е.Папп Заказ 5466/56 Тираж 660 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва; Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 и фазового подканалов, и п-разрядного синхрослова, поступающего от генера. тора 16 синхрослова. Результаты сложения с инверсных выходов первого и второго сумматоров 13 и 14 по модулю два поступают на входы первого и второго мажоритарных блоков 15 и 17, которые вьщают на выходах сигналы логической " 1" в случае, если количество единиц в поступившей последовательности не меньше числа М, значение которого определяется строгостью требований к точности вьщеления синхрослова и в пределе становится равным 15 и (в этом случае мажоритарный элемент можно заменить элементом И) .Сигналы с выходов первого и второго мажоритарных блоков 15 и 17 поступают на элемент И 18, который выдает сигналы логической "1" в случае единичных сигналов с выходов первого и второго мажоритарных блоков 15 и 17 (при одновременном вьщелении синхрослов из обоих подканалов) и логичес кого "0" - в случае, если на выходе хотя бы одного мажоритарного блока 15 или 17 будет нулевой сигнал (при невьщелении синхрослова хотя бы из одного подканала). 30Таким образом, сигнал цикловой синхронизации выдается с выхода элемента И 18 только в случае одновременного вьщеления синхрослов из двух Устройство для приема сигналов с частотно-фазовой модуляцией .по авт. св. У 1262744, о т л и ч а ю щ е е - с я тем, что, с целью повышения достоверности приема, введены.два мажоритарных блока, генератор синхрослова, два регистра, два сумматора по модулю два и элемент И, входы которого соединены с выходом первого мажоритарного блока, к входам которого подключены выходы первого сумматора по модулю два, и с выходом второго мажоритарного блока, к входам которого подключены выходы второго сумматора по модулю два, одни входы которого соединены с выходами генератора синхрослова и с одними входами первого сумматора по модулю два, к другим входам которого подключены вьиоды первого регистра, вход которого соединен с выходом первого аналого-цифрового преобразователя, при этом выход второго аналого-цифрового преобразователя подключен к входу второго регистра, выходы которого соединены с другими входами второго сумматора по модулю два, а выход элемента И является выходом цикловой синхронизации устройства,