Устройство для контроля логических узлов

Изобретение относится к измерительной технике и может быть использрвано для контроля и диагностикищфровых, аналоговых и комбинированных узлов широкого применения.Цель изобретения; - расширение функциональных возможностей за счет обеспечения контроля узлов, имеющих в ;своем составе цифровые и аналоговыеблоки.На фиг.1 представлена схема устройства для контроля; на фиг.2 - схема коммутатора.Устройство (фиг. 1) содержит генератор 1 тактовых импульсов, счетчик2 адреса, блок 3 памяти тестов, регистр 4, контролируемый узел 5, групПу цифроаналоговых преобразователейб, аналоговый коммутатор 7, аналогоцифровой преобразователь 8, выходнойкоммутатор 9, сигнатурный анализатор10, коммутатор 11, блок 12 индикации,счетчик 13 и регистр 14 сдвига.Выходной коммутатор (фиг.2) содер 25жит группу коммутаторов 15, дешифратор 16 и элемент И-НЕ 17.Устройство работает следующим образом,Сигнал от генератора 1 подаетсяна счетный вход счетчика 2, стробирует данные в регистре 4 и через коммутатор 11 поступает на синхровходанализатора 10. Сигнал первого разрядного выхода счетчика 2 поступает 35на синхровход регистра 14 и черезкоммутатор 11 на синхровход анализатора 10, а также на адресные входыблока 3, где хранятся программы проверки контролируемого узла 5. Данные 40с выхода блока. 3 записываются в регистр 4, тесты, соответствующие цифровым входам, поступают на цифровыевходы контролируемогб узла 5, а черезгруппу цифроаналоговых преобразователей б поступают коды, соответствующие аналоговым входам контролируемого узла 5. Цифровые сигналы свыходов контролируемого узла 5 поступают на выходной коммутатор 9, аналоговые сигналы через коммутатор 7и аналого-цифровой преобразователь 8поступают на выходной коммутатор 9и далее на вход анализатора 10.Таким образом, через коммутатор 11 55поступают две частоты; одна - с генератора, соответствующая работе цифровыхблоков узла 5, а другая - сосчетчика 2, которая определяет время срабатывания аналоговых блоков узла 5.После прохождения импульсов генератора 1 счетчик 2 вырабатывает сигнал заема, который поступает на счетчик 13, Последний обнуляется и начинает Формировать адрес для блока памяти тестов опять с нулевого адреса.Благодаря применению адресов на коммутаторе 9, которые формирует счетчик 13, поочередно анализируются всевыходные каналы контролируемого узлапо одним и тем же тестам,После того, как будут опрошены всевыходные каналы, единичный сигнал свыхода старшего разряда счетчика 13проходит на младший разрядный выходрегистра 14 сдвига и останавливает(сбрасывает) анализатор 10, по следующему тактовому импульсу происходитсброс счетчиков 2 и 13, что означаетконец контроля,Формула изобретенияУстройство для контроля логических узлов, содержащее генератор тактовых импульсов, счетчик адреса, блок памяти тестов, амплитудный сигнализатор, регистр сдвига, регистр, счетчик, выходной коммутатор, блок индикации и коммутатор, причем выход генератора тактовых импульсов соединен со счетным входом счетчика адреса, группа разрядных выходов которого соединена с группой адресных входов блока памяти тестов, первая группа информационных входов выходного коммутатора является группой входов устройства для подключения к первой группе выходов контролируемого логического узла, выход выходного коммутатора соединен с информационным входом сигнатурного анализатора, группа разрядных выходов счетчика соединена с группой управляющих входов выходного коммутатора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения контроля узлов, имеющих в своем составе цифровые и аналоговые блоки, устройство содержит группу цифроаналоговых преобразователей, аналого-цифровой преобразователь и аналоговый коммутатор, причем выход генератора тактовых импульсов соединен с синхровходом регистра и с первым информационным14186входом коммутатора, второй информационный вход которого соединен с К-м выходом счетчика адреса (где К = 1,и,:и - число тактов контроля в одном цикле), выход заема которого соединен со счетным входом счетчика, группа разрядных выходов которого соединена с группами управляющих входов аналогового коммутатора и коммутатора, выход которого соединен с синхровходом сигнатурного анализатора, выходы которого соединены с входами блока индикации, вход сброса сигнатурного анализатора соединен с первым разрядным выходом регистра сдвига, второй разрядный выход которого соединен с входами сброса счетчика адреса и счетчика, р-й выход которого (где р - число тестовых циклов) соединен с информационным входом регистра сдвига, синхровход которого соединен с первым разрядным выходом счетчика адреса, группа выходов поля 934тестов цифровых воздействий регистра является группой выходов устройства для подключения к первой группе входов контролируемого логического узла, группа выходов поля тестов аналогового воздействия регистра соединена с группой входов цифроаналоговых преобразователей группы, группа выходов которых является группой выходов устройства для подключения к второй группе входов контролируемого логического узла, группа информационных входов аналогового коммутатора является группой входов устройства для подкл 1 очения к второй группе выходов контролируемого логического узла, группа выходов аналогового коммутато" ра через аналого-циФровой преобразователь соединена с второй группой информационных входов выходного коммутатора, выходы блока памяти тестов соединены с информационными входами регистра.