Устройство для сжатия информации

"Советск 11/24-24 .83 .85. Бюл. В 8Живилов, В.А.Пр анин юзный научно-и тут электроизм янишников сследовательерительных.398(088.8)Ольховский Ю.Б.,Мановцев А.Птелеизмерениях.ое радио", 1971,НовосеСжатие данИ.,с. 246,ГОСУДАРСТВЕННЫЙ КОМИТЕТ СС ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКР ТОРСКОМУ СВИДЕТЕЛЬСТ рис. 7.3.2. Авторское свидетельство ССС У 930333, кл. С 08 С 19/28, 1980 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРИАЦИИ, содержащее аналого-цифровой преобразователь, первый вход которого является входом устройства, генератор импульсов, первый блок памяти, выход которого соединен с первым входом блока сравнения, первый и второй , выходы которого соединены с первыми входами соответственно первого и второго ключей, выход первого ключа соединен с первым входом сумматора и входом первого триггера, выход пер, вого триггера соединен с первым вхо,дом третьего ключа и вторыми входами первого и второго ключей, выход вто 1 рого ключа соединен с вторым входом сумматора, выход которого соединен с первым входом коммутатора, вторые входы коммутатора подключены к соот-. ветствующим выходам первого делителя частоты, вькод коммутатора соединен с первым входом регистра и вторымвходом третьего ключа, выход третьего ключа соединен с первым входомвторого блока памяти, вькод которогоявляется выходом устройства, вькодрегистра соединен с вторым входомвторого блока памяти и первым входомвычитателя, выход вычитателя подключен через последовательно соединенные квадратор и усреднитель к второму входу блока сравнения, о т л ич а ю щ е е с я тем, что, с цельюповышения быстродействия устройства,в него введены третий блок памяти,второй делитель частоты, второйтриггер, переключатели и счетчик,выход генератора импульсов соединенс первыми входами первого и второгопереключателей и через второй делитель - с входом счетчика и вторымивходами первого, второго переключателей и аналого-цифрового преобразователя, выход счетчика соединен черезвторой триггер с третьим входомпервого переключателя, выход первого переключателя соединен с первымвходом третьего блока памяти, выходкоторого соединен с первым входомтретьего переключателя, выход аналого-цифрового преобразователя соединен с вторыми входами третьегоблока памяти и третьего переключателя, вькод третьего переключателясоединен с вторыми входами вычитателя и регистра, выход первого триггера соединен с третьими входами второго и третьего переключателей, выход второго переключателя соединенс входом первого делителя частоты.Изобретение относится кэлектро- измерительной и вычислительной технике и может быть использовано в устройствах передачи и автоматизированной обработки информации. 5Известно устройство для сжатия информации, содержащее коммутатор, аналого-циФровой преобразователь, блок сравнения, блоки. памяти и программно-временной блок11. 10Недостатком известного устройства является низкое быстродействие процесса сжатия информации при отсутствии сведений о свойствах исследуемого сигнала. 15 Наиболее близким по техническойсущности к предлагаемому является устройство для сжатия информации, содержащее аналого-цифровой преобразователь, первый вход которого является входом устройства, первый .блок памяти, выход которого соединен с первым входом блока сравнения, первый и второй выходы которого соединены с первыми входами соответственно первого и второго ключей, выход первого ключа соединен с первым входом сумматора и входом первого триггера, выход первого триггера соединен с первым входом третьего ключа и вторыми входами первого и второго ключей, выход второго ключа соединен с вторым входом сумматора, выход которого соединен с первым входом коммутатора, выход коммутатора соединен с первым входом регистра и вторым входом третьего ключа, выход третьего ключа соединен с первым входом второго блока памяти, выход которого является выходом устройст 40 ва, генератор импульсов, выход которого соединен с вторым входом аналого-цифрового преобразователя, выход которого соединен с первым входом вычитателя и вторым входом45 регистра, выход регистра соединен с вторыми входами второго блока памяти и вычитателя, выход вычитателя подключен через последовательно соединенные квадратор и усредни- тель к второму входу блока сравнения, выходы делителя частоты соединены с соответствующими вторыми входами коммутатора 123.55Недостатком этого устройства яв" ляется низкое быстродействие адаптации к параметрам входного сигнала. Цель изобретения - повышение быстродействия процесса установления рабочего режима устройства для сжа-тия информации.Поставленная цель достигается тем, что в устройство для сжатия информации, содержащее аналого-цифровой преобразователь, первый вход которого является входом устройства, генератор импульсов, первый блок памяти, выход которого соединен с первым входом блока сравнения, первый и второй выходы которого соединены с первыми входами соответственно первого и второго ключей, выход первого ключа соединен с первым входом сумматора и входом первого триггера, выход первого триггера соединен с первым входом третьего ключа и вторыми входами первого и второго ключей, выход второго ключа соединен с вторым входом сумматора, выход которого соединен с первым входом коммутатора, вторые входы коммутатора подключены к соответствующим выходам первого делителя частоты, выход коммутатора соединен с первым входом регистра и вторым входом третьего ключа, выход третьего ключа соединен с первым входом второго блока памяти, выход которого является выходом устройства, выход регистра соединен с вторым входом второго блока памяти и первым входом вычитателя, выход вычитателя подключен через последовательно соединенные квадратор и усреднитель к второму входу блока сравнения, введены третий блок памяти, второй делитель частоты, второй триггер, переключатели и счетчик, выход генератора импульсов соединен с первыми входами первого и второго переключателей и через второй делитель - с входом счетчика и вторыми входами первого, второго переключателей и аналого-цифрового преобразователя, выход счетчика соединен через второй триггер с третьим входом первого переключателя, выход первого переключателя соединен с первым входом третьего блока памяти, выход . которого соединен с первым входом третьего переключателя, выход ана- лого-цифрового преобразователя соединен с вторыми входами третьего блока памяти и третьего переключателя. выход третьего переключателясоединен с вторыми входами вычитателя и регистра, выход первого триггера соединен с третьими входами второго и третьего переключателей, выход второго переключателя соединен с входом первого делителя частоты.На чертеже представлена структурная схема предлагаемого устройства.Устройство для сжатия информации содержит аналого-цифровой преобразо ватель 1, делитель 2 частоты, блок 3 буферной памяти, переключатель 4, триггер 5, переключатель 6, ключи 7-9, регистр 10 сдвига, вычитатель 1 1, переключатель 12, счетчик 13, триггер 14, генератор 15 импульсов, делитель 16 частоты, коммутатор 17, сумматор 18, блок 19 сравнения, блок 20 постоянной памяти, усреднитель 21, квадратор 22 и блок 23 буферной памяти.Устройство работает следующим образом.При включении устройства его блоки устанавливаются в исходное состоя 25 ние. Обрабатываемый сигнал преобразуется в цифровую форму аналого-цифровым преобразователем 1 и записывается в блок 3 буферной памяти, в дискретные моменты времени с шагом,З задаваемым делителем 2,частоты. Максимально возможная частота запуска аналого-цифрового преобразователя при этом формируется делением на постоянную величину частоты генератора 15 импульсов в делителе 2 частоты. С выхода делителя 2 частоты частота запуска аналого-цифрового преобразователя 1 подается кроме того, на вход счетчика 13, на вход пере 40 ключателя 6 частоты и через переключатель 12 частоты-на вход блока 3 буферной памяти для записи в него ординат несжатого сигнала до заполнения.Триггером 5 второй переключатель 6 45 устанавливается в положение, при котором на вход делителя 16 частоты поступает частота генератора 15 импульсов. На выходе делителя 16 частоты образуется сетка частот, 50 поступающая на входы коммутатора 17. Сумматор .18, управляющий коммутатором 17, после установки. блоков устройства в исходное состояние из указанной сетки частот на выходе дели теля 16 позволяет передать на вход регистра 1 О самую высокую частоту, При записи ординат сигнала в блок 3 буферной памяти информация на выходе блока 3 отсутствует, так как идез запись ординат. Информация на выходе блока 3 появляется при считывании ординат сигнала из блока 3. По сигналу переполнения счетчика 13, объем которого равен заданному числу слов блока 3 буферной памяти, переключается триггер 14, устанавливая переключатель 12 в положение, при котором на его выходе появляется высокая частота, формируемая генератором 15 импульсов.Частота генератора 15 импульсов выбирается значительно более высокой, чем частота запуска аналогоцифрового греобразователя 1. Она используется для вывода результатов аналого-цифрового преобразования (кодов ординат сигнала) из блока 3 буферной памяти после его заполнения. Перед началом процесса сжатия код сумматора 18 соответствует максимальной частоте, равной, например, частоте генератора 15 импульсов, деленной пополам. После установки узлов устройства в исходное состояние триггер 5 открывает ключи 7 и, 8, закрывает ключ 9 и устанавливает переключатель 4 в положение, при котором данные с выхода блока 3 буферной памяти передаются при выводе данных через переключатель 4 на входы вычитателя 11 и регистра 10.Передача данных на входы блоков 10 и 11 начинается после переключения триггера 14. С этого момента начинается сжатие ординат, запомненных в блоке 3, с высокой тактовой частотой.Для осуществления сжатия ординат сигнала определяются разности между предыдущей и последующей существенными ординатами. Для определения этих разностей на первом цикле усреднения в регистр 10 с коммутатора 17 подается вдвое более низкая частота по отношению к частоте вывода данных из блока 3. Следовательно, в регистр 10 из блока 3 последовательно записываются коды каждой второй ординаты сигнала. Эти коды по-. ступают на вход вычитателя 11, на другой вход которого поступают коды всех ординат сигнала. Разности между кодами ординат из вычитателя 11 поступают в квадратор 22 и усредни. тель 21, Полученное действительноезначение среднеквадратической погреш ности от сжатия информации о на2 выходе устреднителя 21 сравнивается в блоке 19 сравнения с заданной погрешностью с , хранимой в бло 5 ке 20 памяти. При Ф с блок 19Ф 2равнения передает через ключ 7в сумматор 18 сигнал, разрешая переключение выхода коммутатора 17 на более низкую частоту, поступаю 10 щую от делителя 16 частоты. На этом .заканчивается первый цикл усреднения квадратов разностей кодов между существенными ординатами и начинается следующий цикл. В следующем цикле более низкая частота, управляющая регистром 10, позволяет, например, еще вдвое уменьшить кОличество кодов ординат, записываемых в регистр 10. При этом частота вывода кодов ординат из блока 3 сохраняется, как и на предыдущем цикле значительно более высокой, чем максимальная частота аналого-цифрового преобразования. Объем блока 3 буферной памяти опре 25 деляет объем усреднения усреднителя 21, Он выбирается из условия максимального быстродействия аналогоцифрового преобразователя 1 и интервала корреляции входного сигнала. Интервал усреднения пропорционален величине интервала корреляции сигнала и обратно пропорционален заданной погрешности от сжатия сигнала.В прототипе циклы усреднения 35 следуют с частотой аналого-циФрового преобразования, что снижает быстродействие известного устройств. На последующих циклах усреднения квадратов разностей кодов ординат сигнаь 1 ла сравниваются величины о и о, а код сумматора 18 корректируется,Циклы усреднения квадратов разностей, получающихся со все более увеличивающимся шагом, следуют друг 45 за другом до тех пор, пока прия 22условии с", ьц с выхода блока 19 сравнения не поступит сигнал через ключ 8 на вычитающий вход сумматора 18 и на вход триггера 5. Код сумматора 18 уменьшается на единицу, следовательно, возрастает частота, коммутируемая с выхода делителя 16 частоты на управление регистром 10, Такое изменение частоты управления регистром 10 необходимо для того, чтобы выполнялось неравенство дпри сжатии ординат сигнала.При переключении триггера 5 его сигналом открывается ключ 9 и закрываются ключи 7 и 8, переключатель 4 устанавливается в положение, при котором коды аналого-циФрового преобразователя 1, минуя блок 3 буФерной памяти, записываются в регистр 10, а переключатель 6 подключает к своему выходу частоту запуска аналого-щфрового преобразователя 1, которая поступает с выхода делителя 2 частоты. Замена тактовой частоты, поступающей на вход делителя 16 частоты, позволяет при дальнейшей работе устройства осуществлять сжатие ординат сигнала с частотой, пропорциональной частоте аналого-цифрового преобразования, на которой были записаны несжатые ординаты сигнала в блок 3 буферной памяти, и по которым быпи определены с высокой скоростью (на высокой тактовой частоте генератора импульсов) .параметры сжатия выходного сигнала. Из регистра 16 коды сжатых ординат поступают в блок 23 памяти, Блок 23 фиксирует ординаты сжатого сигнала с заданной среднеквадратической погрешностью при соотношении й о . Сжатая инФормация снимается с выхода блока 23 памяти.Предложенное устройство позволяет сократить время автоматического выбора частоты выдачи существенных ординат сигнала с постоянным временным масштабом при сжатии в зависимости от величины заданной среднеквадратической погрешности от сжатия1142855 Составитель М.Никуленковактор С.Тимохина Техред С.Легеэа Коррект ирохма Закаэ 741/43ВН Филиал ППП "Патент", г.ужгород, ул,Проектна Тираж ИИПИ Государстве по делам изо 13035, Москва, Ж, 11ного комиретенийРаушская Подписн ета СССР открытий аб., д. 4/5