Устройство для сравнения амплитуд двух периодических сигналов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 9/1 51 4 С ИСАНИЕ ИЭОБРЕТЕНИ нстиение инв азведке. с. СССР985 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Мизюк Л.Я, и др. Измерриантного поля при электрорКиев: Наукова думка, 1976,рис.17.Авторское свидетельствоУ 1308908, кл. С 01 К 19/10(54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ АМ 1 ЛИТУД ДВУХ ПЕРИОДИЧЕСКИХ СИГНАЛОВ,ЯО 1402952 быть использовано для измерения разности амплитуд первых гармоник синфазных сигналов низкой частоты. Устройство для сравнения амплитуд двухпериодических сигналов содержит коммутатор 1, усилитель (У) 5 сигналанесущей частоты, блоки 6,10,16 памяти, фильтр 7 прямоугольного сигнала,У 8 сигнала огибающей частоты, синхронный выпрямитель 9, измерительныйприбор 17, дифференциатор 13, компаратор 14, Т-триггеры 15,20, одновибратор 18, полосовые фильтры 2,11,фазовращатели 3,12, делитель 19 частоты, элементы И 21, 22, Устройствоимеет повышенную точность сравненияза счет уменьшения аддитивной составляющей погрешности измерений, 1 ил.Изобретение относится к электроизмерительной технике и может быть использовано для измерения разностиамплитуд первых гармоник синфазныхсигналов низкой частоты.5Целью изобретения является повышение точности сравнения,На чертеже представлена структурная схема устройства. 1 ОУстройство содержит коммутатор 1,выход которого через полосовой фильтр2 и фазовращатель 3 соединен с входом коммутатора 4, выход которогочерез усилитель 5 сигнала несущей 15частоты, блок 6 памяти, фильтр 7 прямоугольного сигнала, усилитель 8 сигнала огибающей частоты и синхронныйвыпрямитель 9 соединен с входом блока 10 памяти, первый вход устройства 20соединен .с первым входом коммутатора1, второй вход устройства соединен свторым входом коммутатора 1 и черезполосовой фильтр 11 и фазовращатель12 - с первым входом коммутатора 4 и 25входом дифференциатора 13, выход которого соединен с первым входом компаратора 14, второй вход которого заземлен, а выход соединен с входом Ттриггера 15, блок 16 памяти, выход 30которого соединен с одним выводомизмерительного прибора 17, другой вывод которого соединен с выходом блока 10 памяти, одновибратор 18 своимвходом соединен с выходом компаратора 14, а выходом - с управляющим входом блока 6 памяти, прямой и инверсный выходы Т-триггера 15 соединены ссоответствующими управляющими входами коммутатора 4, фильтра 7 прямоугольного сигнала и синхронного выпрямителя 9, прямой выход Т-триггера15 соединен с входом делителя 19 частоты, прямой выход которого соединенс входом Т-триггера 20, прямой выход 45которого соединен с вторым входомэлемента И 21 и первым управляющимвходом коммутатора 1, инверсный выход Т-триггера 20 соединен с вторымвходом элемента И 22 и вторым управляющим входом коммутатора 1, первые50входы элементов И 21 и 22 соединеныс инверсным выходом делителя 19 частоты, выход элемента И 21 соединен суправляющим входом блока 10 памяти,55выход элемента И 22 соединен с управляющим входом блока 16 памяти.Устройство работает следующим образом. В первый полупериод управляющего сигнала с выхода Т-триггера 20 второй вход коммутатора 1 через полосовой фильтр 2 и фазовращатель 3 подключается к второму входу коммутатора 4, а выходной сигнал синхронноговыпрямителя 9 во второй половине этого полупериода подключается к блоку О памяти, В этом случае один из сравниваемых сигналов подается через полосовой фильтр 2 и фазовращатель 3, а также полосовой фильтр 11 и фазовращатель 12 на два входа коммутатора 4. Выход коммутатора 4, управляемого сигналами с выходов Т-триггера 15, подключен к входу усилителя5 сигнала несущей частоты.1(оммутация сигналов, поступающихна входы коммутатора 4, осуществляется в моменты их положительных максимумов, потому что в эти моменты сигнал на выходе дифференциатора 13 переходит через нулевой уровень, а этовызывает скачок напряжения на выходекомпаратора 14, который своим передним фронтом запускает Т-триггер 15.Этим же фронтом запускается одновибратор 18, импульсы с выхода которогопоступают на управляющий вход блока6 памяти. Таким образом, в блоке 6памяти в первый полупериод напряжения коммутации, управляющего коммутатором 4, запоминается сигнал, пропорциональный амплитуде сигнала на первом входе коммутатора 4, а во второй полупериод - сигнал, пропорциональный амплитуде сигнала на втором входе коммутатора 4, поэтому выходной сигнал блока 6 памяти представляет собой напряжение постоянного тока, значение которого отличается в разные полупериоды коммутации на величину, пропорциональную разности амплитуд входных напряжений коммутатора 4.При равенстве модулей коэффициентов передачи полосовых фильтров 2 и 11, фазовращателей 3 и 12, а также коэффициентов передачи каналов коммутатора 4 амплитудная модуляция выходного сигнала коммутатора 4 отсутствует и выделяемая на выходе фильтра 7 прямоугольного сигнала огибающая, а соответственно, и сигнал, запоминаемый блоком 10 памяти, равны нулю. При неравенстве модулей коэффициентов передачи полосовых фильтров 2 и 11 и фазовращателей 3 и 12, 1402952а также коэффициентов передачи коммутатора 4 сигнал на выходе коммутатора 4 модулирован по амплитуде. Огибающая, выделяемая на выходе фильтра5 7 прямоугольного сигнала, усиливается усилителем 8 сигнала огибающей частоты, выпрямляется синхронным выпрямителем 9, работающим синхронно с коммутатором 4, и подается на блок 1 О 10 памяти, где и запоминается.Напряжение, запомненное блоком 10 памяти, пропорционально абсолютной аддитивной погрешности от неравенства модулей коэффициентов передачи 15 полосовых фильтров 2 и 11, фазовращателей 3 и 12 и коэффициентов передачи каналов коммутатора 4.Во второй полупериод управляющего сигнала с выхода Т-триггера 20 пер вый вход коммутатора 1 через полосовой фильтр 2 и фазовращатель 3 под - ключается к второму входу коммутатора 4, а второй вход коммутатора 1 через полосовой фильтр 11 и фазовраща тель 12 - к первому входу коммутатора 4, Поступающие на соответствующие входы коммутатора 4 сигналы периодически, в моменты их положительных максимумов, подключаются коммутатором 4 к входу усилителя 5 и блоку 6 памяти.Выходной сигнал блока 6 памяти в виде напряжения постоянного тока, значение которого отличается в разные полупериоды коммутации на величину, пропорциональную разности контролируемых амплитуд, выделяется с помощью фильтра 7 прямоугольного сигнала, работающего синхронно с коммутатором 4, усиливается усилителем 8 сигнала огибающей частоты, выпрямляется синхронным выпрямителем 9, работающим также синхронно с коммутатором 4, и запоминается блоком 16 цамяти.Измерительный прибор 17, включенный между выходами блоков 10 и 16 памяти, измеряет разность напряжений на выходах блоков памяти, т.е. его показания пропорциональны разности амплитуд входных сигналов, Это позволяет уменьшить аддитивную составляющую погрешности измерений.Формула изобретения Устройство для сравнения амплитуд двух периодических сигналов, содержащее последовательно соединенные первый коммутатор, усилитель сигналанесущей частоты, первый блок памяти,фильтр прямоугольного сигнала, усилитель сигнала огибающей частоты исинхронный выпрямитель, измерительный прибор, дифференциатор, компаратор, первый Т в тригг и одновибратор,причем первый вход первого коммутатора через дифференциатор соединен спервым входом компаратора, второйвход которого заземлен, а выход соединен с входом первого Т-триггера,прямой и инверсный выходы которогосоединены с управляющими входамипервого коммутатора, фильтра прямоугольного сигнала и синхронного выпрямителя соответственно, о т л и -ч а ю щ е е с я тем, что, с цельюповышения точности сравнения, в неговведены второй коммутатор, два полосовых фильтра, два фазовращателя, делитель частоты, второй Т-триггер,два элемента И, два блока памяти,причем первый вход устройства соединен с первым входом второго коммутатора, выход которого через первый полосовой фильтр и первый фазовращатель соединен с вторым входом первого коммутатора, второй вход устройства соединен с вторым входом второгокоммутатора и через второй полосовойфильтр и второй фазовращатель соединен с первым входом первого коммутатора, выход компаратора через одновибратор соединен с управляющим, входом первого блока памяти, прямой выход первого Т-триггера соединен свходом делителя частоты, инверсныйвыход которого соединен с первымивходами первого и второго элементов И,второй вход первого элемента И соединен с прямым выходом второго Т-триггера и первым управляющим входом второго коммутатора, прямой выход делителя частоты соединен с входом второго Т- триггера, второй вход второгоэлемента И соединен с инверсным выходом второго Т-триггера и вторым управляющим входом второго коммутатора,выход синхронного выпрямителя соединен с входами второго и третьего блоков памяти, выходы которых соединеныс двумя выводами измерительного прибора соответственно, выход первогоэлемента И соединен с управляющимвходом второго блока памяти, выходвторого элемента И соединен с управляющим входом третьего блока памяти.