Устройство для контроля параметров

СООЗ СОВЕТСКИХюавъВювекРЕСГ 1 УБ ЛИК ГОСУДАРСТВЕННЬ 9 КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР . ЗОБРЕТЕНИЯДЕТЕЛЬСТВУ,1325487, . С 06 Р 1 огв,1 в СССР 1987.ССР 1985. ОПИСАНИЕ АВТОРСКОМУ СВ 0 1735871 А 1(57) Изобретение относится к вычислительной технике и может быть использовано для измерения Фазовогосдвига между двумя сигналами и периода входного сигнала. Целью изобретения является повышение полноты контроля, Устройство содержит блоки 1,2приема сигнала, блоки 3,4 измерения,1(2) После этого процессор 30 анализирует режим измерения, заданный пере 1917где о - максимально допустимоезначение величины относительной погрешностиопорной частоты генераторов в блоке 5;с - величина кванта опорнойчастоты;время периода, измерент, тное устройством.При невыполнении соотношения (1)процессор 30 прекращает процесс измерения и переходит на программу локализации неисправности,Локализация неисправности производится процессором 30 путем анализа результатов измерения на равенство их нулю. Нулевое значение време"ни периода т свидетельствует онеисправности блока 3. Процессор30 выдает сообщение на индикациюо неисправности блока 3.Нулевое значение времени периодасвидетельствует о неисправностиблока 4, Процессор 30 выдает соотношение о неисправности блока 4,Если же значение е,-, Ф с - Ф О,тто одной из возможных йричин возникновения данного соотношения является уход за допускаемые пределы значения относительной неисправностиопорной частоты одного .из генераторов блока 5 из-за их неисправности,Для выявления неисправности в блоке 5 процессор 26 организует повтор"ное измерение времени периода блоками 3 и 4 с подачей одной и той жеопорной, частоты на оба блока 3 и 4.. Равенство полученных значений Ст,свидетельствует о правильной работеблоков 3 и 4, одинаково измеряющиходин и тот же период и наличие неисправности в одной из схем 1 или 2.Процессор 30 выдает сообщение о неисправности блока 1 либо 2.Неравенство значений т свидетельствует о неисправности в блоке3 либо 4.Алгоритм поиска неисправностив устройстве приведен на Фиг.13.В противном случае процессор 30продолжает измерение контрольногопараметра, вычисляя устраненное зна"чение времени периода по Формуле1 фт + тжива2 2 О35871ключателями 39-41, и в случае зада-.ния режима "Период" выдает значенияс. на панель 34 индикации, используя5запись значения т в регистр 33т(предполагается, что в режиме "Период" измеряемый сигнал подключен к обо.им входам),При задании режима измерения"Фаза 2" процессор 30 переходит кизмерению времени фазового сдвигамежду сигналами, присутствующимина его входах.Процессор 30 приводит в исходное15 состояние блоки устройства и осущест.вляет анализ его исходного состоянияаналогично тому, как это производится перед измерением периода. При отсутствии исходного состояния триггера процессор 30 прекращает процессизмерения и переходит к программелокализации неисправности с точностьюдо блока,Локализация неисправности производится процессором 30 путем анализасостояния триггеров 50, 53 блоков 1,2 и триггеров блока 5, Отсутствиеисходного состояния триггеров 50либо 53 блока 1 свидетельствует отом, что на выход Слибо С поступают стробы СПФ из-за неисправностикоммутатора стробов либо неисправны сами триггеры 50 или 53 блока 1.Отсутствие исходного состояниятриггеров 50, 53 блока 2 свидетельст 35 вует о том, что на выход С либо Споступают стробы СПФ из-за неисправности коммутатора стробов либо неисправности триггеров 50 или 53блока 2, Процессор 30 выдает сообще 40 ние о неисправности блока 2 на панель34 индикации.Об отсутствии исходного состояния блока 5 будет свидетельствоватьто, что на его выходе имеется опор 1 ная частота.Алгоритм поиска неисправностив устройстве приведен на фиг.14.При наличии исходного состоянияпроцессор 30 продолжает программу59 измерения подключая опорную частотус выхода 10 блока 5 к блоку 3, опорную частоту с выхода 11 блока 5 кблоку 4 аналогично описанному.После этого процессор 30 осущест 5 вляет выдачу строба СПФ 1 с блока 1 .и в блоке 2 на выход С и стробаСПФ 2 в блоках 1 и 2 на выход С. Затем процессор 30 проверяет прохождение стробов Си С с блоков 1 и 222 21 1735 й 71и опорной частоты с выходов 1 О и 11блока 5 в блоки 3 и 4 путем считыванияединичного состояния с триггеровэтих блоков,При отсутствии указанного состояния процессор 30 прекращает процессизмерения и переходит на программулокализации неисправности.Локализация неисправности производится процессором 30 путем анализасостояния триггеров в блоках 1, 2и 5, Одновременное отсутствие требуемого единичного состояния триггеров50 в блоке 1 и 2 свидетельствует онеисправности приемных элементов либо Формирователя стробов в блоке 1,так как строб СПФ 1, Формируемый блоком 1, программируется при измерении й,р одновременно на выходы С 1блоков 1 и 2.Одновременное отсутствие требуемого единичного состояния триггеров.53 в блоках 1 и 2 свидетельствуето неисправности приемных элементовлибо Формирователя стробов в блоке2, так как строб СПФ 2, формируемыйблоком 2, программируется при измерении йр одновременно на выходы Сблоков 1 и 2. 30 Одновременное отсутствие требуемо"го единичного состояния триггеров 53в блоках 1 и 2 свидетельствует о не-исправности приемных элементов либоФормирователя стробов в блоке 2,так как строб СПФ 2,формируемый блоком 2, программируется при измеренииодновременно на выходы С блоков 1 и 2,Отсутствие единичного состояния.одного из триггеров 50, 53 блокапри единичном состоянии этих триггеров в блоке 2 свидетельствует о наличии неисправности в блоке 1,Отсутствие единичного состоянияв одном из триггероа 50 либо 53блока 2 при единичном состоянии аналогичных триггеров в блоке 1 свидетельствует о неисправности блока 2.Отсутствие единичного состояниятриггеров в блоке 5 свидетельствуетоб отсутствии опорной частоты на одном из выходов блока 5.Алгоритм поиска. неисправностив устройстве приведен на Фиг.14.При наличии укаэанного состоянияпроцессор 30 продолжает выполнениепрограммы измерения фазового временивходных сигналов. Процесс измерения Фазового време-.ни блоками 3 и 4 аналогичен измерению Фазового времени блоком 3 в режиме "Фаза 1".Одновременно процессор 30 осуществляет считывание состояния сигнала"Конец измерения" с блоков 3,через элемент И 23, При отсутствииу одной из схем сигнала "Конец измерения" процессор 30 прекращает процесс измерения и локализует неисправный блок 3 или 4 в зависимости оттого, откуда не поступил сигнал, ивыдЬет сообщение на панель 34 индикации о неисправном блоке.При наличии сигнала "Конец измерения" процессор 30 производит считывание состояния счетчиков 22 блоков 2 О 3, 4 .и запоминает измеренные значения ер, и е, в блоке 31 оперативЧаной памяти.Затем процессор 30 производитсравнение полученных результатов по 25 Формуле е +ч)+-. ч "ьгде б - максимально допустимое значение величиныотносительной погрев"ности опорной частоты,Формируемой в блоке 5;- величина кванта опорной частоты, формируемой блоком 5 фс,. и е- величины Фазового ере 1мени, измеряемого устройством,При невыполнении соотношения (3)щ процессор 30 прекращает процесс измерения и переходит на программу локализации неисправности,Локализация неисправности проводится процессором 30 путем анализа ре зультатов измерения на равенство ихнулевому значению, Нулевое значениеФазового времени ер, свидетельствуето неисправности блока 3.Нулевое значение Фазового времея ни е свидетельствует о неисправаности блока 4,Если же значение ср, Ф Сч Ф О,йто одной из наиболее вероятных причин наличия данного соотношения является уход за допустимые пределызначения относительной нестабильности опорной частоты одного из генераторов блока 5 из-за возникновениянеисправности, Дпя определения тех23 17нического состояния блока 5 процессов,26 организует повторное измерение( (фазового времени (сц( и с, ) блока 1ми 3 и 4 с подачей одной и той жеопорной частоты на оба блока 3 и 4,Для подключения опорной частотыс выхода 1 О блока 5 к блоку 4 процессор 30 осуществляет вначале отключение опорной частоты с выхода1( блока 5 от блока 4,После этого процессор 30 осущест"вляет повторное измерение фазовоговремени блоками 3 и 4 аналогично опи"санному и производит сравнение значений полученных результатов с-(И С 1Равенство значений свидетельствует о том, что относительная нестабильность опорной частоты одного изгенераторов блока 5 вышла за допустимые пределы.Затем процессор 30 осуществляетповторное измерение Фазового времени блоками 3 и 4 аналогично описанному и производит сравнение значений( (полученных результатов с(о и с,о,Равенство значений свидетельствуето том, что относительная нестабильность опорной частоты одного из генераторов блока 5 вышла за допустимые пределы.В случае повторного неравенствазначений сср, и ср, процессор 30 организует измерение блоками 3 и Н фазового времени сЧ( = 0 путем одновременной подачи строба СПФ 1 блока 3 навыходе С и. С блока 1 и стробаСПФ 2 блока 2 на выходы С и С( блока 2.Затем процессор 26 осуществляетизмерение Фазового времени с0в блоках 3 и 4 аналогично описанномуи производит анализ результатовполученных значений с и саизмеренных блоками 3 и ,Значение с,"р Ф 0 (при с = О)свидетельствует о том, что лйбо врезультате неисправности в блоке 1не формируется Фазовое время сф, Ф 0,либо в результате неисправности вблоке 3 фазовое время с(я, . О, поступающеена вход блока 3 с блока 1,измеряется неправильно. Процессор30 выдает сообщение о неисправностиблокаили 3.Значение ср Ф 0 (при ср0свидетельствует о том, что или в результате неисправности в блоке 4 неформируется Фазовое время сЮ 03587124или в результате неисправности. в блоке 4 Фазовое время с( = 0 поступаяЧг. (ющ(ее на вход блока 4 с блока 2, из 5меряется неправильно. Процессор 30выдает сообщение о неисправности блока 2 или 4. В случае, если с Ф 0я( Ч 1и с, = О, то это свидетельствуето том, что элемент И 48 блока 1 илиэлемент И 46 блока 2 искажает временные соотношения между стробами СПФ 1и СПФ 2, во время измерения Фазовоговремени с, и с,Алгоритм поиска неисправностипредставлен на фиг.15,При выполнении неравенства (3)процессор 30 продолжает выполнениепрограммы измерения и вычисляет (величину Фазового сдвига по ФормулеО ч( сна(= К ---12 сг где с,;с - величины Фазового 5 сдвига измеренные со)ответственно блоками3 и 4;с - величина времени пери-.ода, измеренная ранее 30 и хранящаяся в блоке 31;К - коэффициент пропорциональностиЗатем процессор 30 выдает результат измерения на панель 34 индикации.Блок 7 контроля обеспечивает функциональное диагностирование блоков1 и 2. В данном случае в соответствиис временной диаграммой, представленной на Фиг.5 и 7, в каждый моментвремени сигналы на выходе 2 блока .1и выходе 3 блока 2 (и наоборот)должны совпадать. Контроль осуществляется с помощью элементов 63 и 64 45совпадения, бсли возникает несовпадение сигналов на этих элементах, тоосуществляется переброс в единичноесостояние триггера 73 и одновременно на выходе 5 блока 7 Формируетсясигнал, эквивалентный логическомунулю. Этот сигнал закрывает элементыИ 23, 24 в блоках 3 и 4. При Функционировании устройства в режиме "Фаза 1" триггер 62 должен находитьсяв исходном (нулевом)состоянии. Это 55 обеспечивает контроль наличия инфор 1мации в 5-й контрольной точке блоков 3 и 4. Контроль осуществляетсяв моменты времени, когда триггер 1625173в блоке 3 находится в единичном состоянии, При функционировании в режиме "Фаза 2", "Период" триггер 62переводится в единичное состояние иконтроль информации в 5-й контрольной точке блоков 3 и 4 осуществляется в тот момент времени, когда триггер 16 в блоке 4 находится в единичном состоянии. Бсли сигналы,поступающие на вход 9 и 7 блока 7 контроля,не буду совпадать, то триггер 72перебросится в единичное состояниеи сформирует на 5-м выходе блока 7сигнал, эквивалентный логическому.нулю. Перед проведением контроля каждого параметра. процессор 30 опрашивает состояние триггеров 72 и 73 спомощью элементов И 66 и 74. В случаенахождения их в единичном состояниипроцессор 30 выдает сообщение напанель 30 индикации,Предлагаемое устройство обеспечивает:повышение достоверности выцисления результатов измерений на величи-,ну, пропорциональную вероятностиотклонения от допустимых значенийопорной частоты блока 5, обеспечивающих требуемую точность контроляпараметров в режимах измерения "Фаза 2" и "Период";повышение достоверности функционирования устройства на величину, пропорциональную вероятности возникновения неисправности в элементах,Функционирующих в режиме измерения"Фаза 2" и "Период";повышение контролепригодностиустройства за счет автоматическогоперехода на программу локализациинеисправности (при ее появлении) сиспользованием измеряемых сигналовна выходе устройства в качестветестовых при измерении в режимах"Фаза 2." и "Период"сокращение времени измерениявелицины фазового сдвига в режиме"фаза 1" за счет одновременногоизмерения устройством периода и фа"зового времени в блоках 3 и 4 соответственно;повышение достоверности функцио" нирования устройства эа счет контроля в реальном масштабе времени функционирования блоков приема сигналов и элементов блоков формирования и измерения.40 вход момента перехода контролируемо" го сигнала через ноль - к пераому выходу момента времени перехода конт 5 10 15 О 5 30 35 1 Устройство для контроля параметров, содержащее первый блок приема сигнала, первый блок измерения, блок формирования опорных частот и блок управленияадресный выход которого соединен с адресными входами первого блока прие" ма сигнала, первого блока измерения и блока формирования опорных частот, выход управления записью/чтением - с входом управления записью/ /чтением первого блока приема сигнала, первого блока измерения, блока формирования опорных частот, информа" ционный выход - с командными входами первого блока приема сигнала, первого блока измерения, блока Формирова". ния опорных частот, информационный вход - синформационными выходами первого блока приема сигнала, первого блока измерения, блока формирования опорных частот, .первый и второй информационные входы первого блока приема сигнала являются соответствен" но первым и вторым информационными входами устройства, предназначенными для подключения к выходам обьекта контроля, о т л и ч а ю щ е е с я тем, что, с целью повышения полноты контроля, в него введены второй блок приема сигнала, второй блок измерения и блок контроля, первый вход момента перехода контролируемого сигнала цереэ ноль которого подключен к второму выходу момента перехода контролируемого сигнала через ноль первого блока .приема, вгорой ролируемого сигнала через ноль первого блока приема сигнала, третий вход момента перехода контролируемогосигнала церез ноль " к второму выходу момента перехода контролируемого сигнала через ноль второго. блока при" ема сигнала, четвертый вход момента перехода контролируемого сигнала через.ноль - к первому выходу момента перехода контролируемого сигнала через ноль второго блокаприема сиг" нала, первый вход запуска - к выходу начала измерения второго блока измерения, первый вход длительности интервала измерения - к:выходу длительности интервала измерения второ" го блока измерения, второй вход эа 2717. пуска - к выходу начала измерения первого блока измерения, второй вход длительности интервала измеренияк выходу длительности интервала измерения первого блока измерения, выход наличия неисправности - к входу блокировки; первого и второго блоков измерения, первый выход момента перехода контролируемого сигнала через ноль и выход сигнала окончания измерения первого блока приема сигналов соединены соответственно с выходом запуска и с входом сброса первого блока измерения, вход стробирования - с вторым выходом момента времени перехода контролируемого сигнала церез ноль второго блока приема сигнала, первый и второй информационные входы которого являются соответственно третьим и четвертым информационными входами устройства, первый выход момента времени перехода контролируемого сигнала через ноль и выход сигнала окончания преобразования - с входом запуска и, входом сброса второго блока измерения, входы опорной часто" ты первого и второго блоков измерения соответственно соединены с первым и вторым выходами блока Формирования частот, адресный выход блока управления подключен к адресным входам второго блока приема сигнала, второго блока измерения, блока контроля, выход управления записью/цтениемк входам управления записью/чтением второго блока сигналов, блока контроля, информационный выход - к командным входам второго блока приема сигнала, второго блока измерения, блока контроля, информационный вход " к информационным выходам второго блока приема сигнала, второго блока измерения и блока контроля.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок контроля содержит, первый, второй, третий триггеры, элемент ИЛИ, с первого по девятый элементы И, сумматор по модулю . два, первый, второй элементы сравне" ния, элемент НЕ, причем первый и второй входы момента перехода контролируемого сигнала через ноль блока соединены с первым и вторым входамиэлемента сравнения, третий и четвертый входы момента перехода контролируемого сигнала через ноль блока соединены с первым и вторым входами второго элемента сравнения, выход 5871второго элемента сравнения подключенк второму входу пятого элемента И,первый вход которого соединен с выходом первого элемента сравнения,выход которого соединен с вторымвходом восьмого элемента И и черезэлемент НГ соединен с входом третьего триггера, выход которого подклю 10 чен к первому входу девятого элемента И, второй вход которого соединенс адресным входом блока, третийвход - с управляющим входом блока,адресный вход блока соединен. с пер 1 выми входами первого, второго итрет.ьего и четвертого элементов И,командный вход блока соединен с вторым входом первого элемента И, управляющий вход блока соединен с33 третьим выходом первого элемента И,с вторым входом второго, третьего и четвертого элементов И, выход которого подключен к входу сброса второго итретьего триггера, выход первого25 элемента И соединен с входом установки первого триггера, вход сбросакоторого подключен к выходу второгоэлемента И, прямой выход - к третьему входу шестого элемента И и к управляющему входу третьего элементасравнения, инверсный выход .- ктретьему входу седьмого элемента Ии к управляющему входу второго элемента сравнения, первый и второйвходы длительности интервала измере-ния блока соединены соответственнос первым и вторым входами сумматорапо модулю два, выход которого подключен к второму входу шестого иседьмого элементов И, первый входкоторого соединен с вторым входомзапуска блока, а выход - с вторымвходом первого элемента ИЛИ, первый вход которого подключен к выходу шестого элемента И, первый входф которого соединен с первым входомзапуска блока, четвертый вход - свторым входом запуска блока, выходпервого элемента ИЛИ подключен квходу установки второго триггера,инверсный выход которого соединенс первым входом восьмого элемента Ии с третьим входом четвертого элемента И, выход. восьмого элемента. И соединен с выходом наличия неисп 55 Равности блока,3. Устройство по и.1, о т л и ч а-ю щ е е с я тем, что каждый из2917 блоков приема сигнала содержит узел преобразования синусоидального сигна-ла в прямоугольный, узел выделенияпереднего фронта, регистр, с первого Эпо восьмой элементы И, первый и второй элементы ИЛИ, первый и второй триггеры, масштабный элемент, блок элементов И, причем первый и второй информационные входы блока сое" динены с первым и вторым входами. узла преобразования синусоидального сигнала в прямоугольный, выход которого соединен с входом узла выделения переднего Фронта, выход которого соединен. с вторым выходом третьего момента перехода контролируемого сигнала через ноль блока, с первыми входами третьего и пятого элемен" тов И, вход стробирования блока че" рез масштабные элементы соединен с первым входом второго и четвертого элементов И, выходы второго и третьего элементов И соединены соответственно с первым входом второго 1элемента ИЛИ, выход которого соединен с первым выходом момента време" ни перехода контролируемого сигнала через ноль блока элементов И, с входом установки первого триггера, прямой в%иод которого соединен с третьим входом седьмого элемента И, выходы четвертого и пятого элементов И соединены соответственно с первым и вторым входами первого элемента ИЛИ выход которого соединен с выходом сигнала окончания измерения блокаи с входом установки второго тригге" ра, прямой выход которого подключенк третьему входу шестого элемента. И, первый вход первого элемента И со" единен с адресным входом блока, а второй вход - с управляющим входом блока, а выход - с входами сброса первого и второго триггеров, адресный вход блока соединен с первыми входами шестого, седьмого и восьмого элементов И, с вторыми входами бло" ка элементов И, управляющий вход блока соединен с вторыми .входами шестого, седьмого и восьмого элементов И и с первыми входами блока элементов И, выходы которого и выходы шестогои седьмого элементов И.,обра зуют информационный выход блока, выход восьмого элемента И соедииен с синхровходом регистра, информацион" ные входы которого являются командМ 7130ным входом блока, а выходы соединеныс вторыми входами второго, третьего,четвертого, пятого элементов И и стретьими входами блока элементов И,54, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок измерения содержит первый и второй триггеры, 10 элемент ИЛИ, с первого по шестой элементы И, первый и второй счетчикиимпульсов и первую и вторую группыэлементов И, причем адресный входблока соединен с первыми входами пя-того элемента И, первой группы элементов И, шестого элемента И, второй группы элементов И и с вторымивходами третьего и четвертого эле- ментов И, вход управления записью/чтением блока соединен с вторыми входа-ми пятого, шестого элементов И, вто"рой группы элементов И и с третьимвходом третьего и четвертого элементов И, командный вход блока соединен 5 с информационными входами первогои второго счетчика импульсов и счетвертым входом третьего элементаИ, информационный выход блока образуют выходы первой, второй группы 30элементов И и выход третьего элемента. И, вход блокировки блока соединен счетвертым входом третьего элементаИ и с первым входом четвертого элемента И, выход которого подключенк первому входу первого элемента И 35 и с входом сброса второго триггера,прямой выход которого соединен свторым входом элемента ИЛИ и с первым входом третьего элемента И, аинверсный выход соединен с первым 40 входом первого элемента И, выходкоторого подключен к счетному входупервого счетчика импульсов, вход разрешения счета которого соединен свыходом пятого элемента И, информациф 5 онные впходы - с третьей группойвходов первой группы элементов И,а выход переполнения - с входом установки второго триггера, вход запуска блока соединен с входом ус тановки первого триггера и с вторымвходом первого элемента И, входсброса блока соединен с входом сброса первого триггера, вход установкикоторого .подключен к выходу первого 55 элемента ИЛИ, а выход - с вторымвходом второго элемента И и с выходом начала измерения блока, входопорной частоты блока соединен с1 УЗБ 831первым входом второго элемента И, выход которого. соединен со счетным входом второго счетчика импульсов и с выходом длительности интервала измерения блока, выходы второго счетчика импульсов соединены с третьейгруппой входов второй группы элементов И, вход разрешения счета второгосчетчика соединен с выходом шестогоэлемента И,"Фаза 1", "Фаза 2" и "Период". Пос"тавленнад цель досгигается за счетконтроля отношения значения опорнойчастоты к ее допустимому значению.При работе в режиме "Фаза 1" устройство переходит на программу измерения Изобретение относится к вычислительной технике и может быть использо-,вано в контрольно-измерительной технике для измерения Фазового сдвигамежду двумя сигналами и.периода входного сигнала,Известно устройство. содержащееФормирователь, входы которого подключены к входным шинам устройства, авыход - к входу блока управления ипервому входу первого элемента И, выход которого подключен к счетному входу первого счетчика импульсов и первому входу второго элемента И, второй вход которого подключен к выходупервой схемы сравнения кодов, а выход - к счетному входу второго счетчика импульсов, первый выход которого подключен к регистрируемому устройству, а вторые входы " к первымвходам первой схемы сравнения кодов,вторые входы которой подключены квыходам первого счетчика импульсов,вход "Сброс" которого объединен спервым входом третьего элемента Ии подключен к первому выходу блокауправления, второй выход которогоподключен к первому входу триггера,второй вход которого подключен к вы"ходу, второй схемы сравнения кодов,первые входы которой п 6 дключены квыходам первого счетчика импульсов ивходам "Перезапись" регистра, а вторые входы - к первым выходам регист"ра, второй вход "Перенос" которогоподключен к выходу третьего элементаИ,"второй вход которого соединен свыходом триггера, последовательносоединенные инвертор и четвертый эле"мент И, последовательно соединенныеФазовый детектор, Фильтр нижних частот и перестраиваемый генератор, а .,также третий счетчик импульсов, выходкоторого подключен к первому входу Фа"зового детектора, и вход инвертора,сдвига, обеспечивающего минимум вре" мени на определение величины Фазового сдвига, При задании режима "Фаза 2" или "Период" устройство перехо дит на программу измерения периода входного сигнала 1 т, а при реализации режима "фаза 2" также производится измерение фазового сдвига С, .3 з,п, ф-лы, 15 ил второй вход Фазового детектора соединен с входом, шиной устройства и свторым входом четвертого элемента И,третий вход которого соединен с входом третьего счетчика импульсов,второй вход первого элемента И - свыходом перестраиааемого генератора,при этом выход четвертого элементаИ подключен к входу "Сброс" второгосчетчика импульсов и регистра.Иедостатком устройства являетсянизкая полнота его контроля,Известно также устройство для измерения времейных интервалов с самоконтролем, содержащее генератор импульсов эталонной частоты, первый и второй блокисравнения, счетчик импульсов, первый и второй элементы И,коммутатор, три,коммутационных блока,дешифратор, реверсивный счетчик имЗ 5 пульсов, четыре триггера, три элемента КГ, тринадцать элементов И.и блок задержки, причем коммутатор подключен первым информационным входом к первому информационному входу устройства 4 О. и к первому входу первого блока сравнения, вторым информационным входомк второму информационному входу уст" ройства, а выходом - к первому входу второго .блока сравнения, соединенного вторым входом с выходом источника опорного напряжения и с вторым входом 1 первого блока сравнения, подключенно" го выходом к первому входу элемента И, связанного выходом с первым входом второго элемента И, подключенного выходом к счетному входу счетчика импульсов, первый вход блока задержки подключен к выходу второго блока сравнения, первым выходом через пер" вый элемент Нб - к второму входу первого элемента И, а группаии вторых входов и выходов " соответственно к первым группам информационных выходов и входов первого коммутационного17 З У 71 ставитепь Н. Новиков хред М.Моргентал (о ктор В. Данко кторй, Самборска Тира одписно и рс аб.,кий комбинат патентф, г. Ужгород, ул. Гагарина, 10 зводственно-изда Заказ 181 ВИИИПИ Го енного комит 13035, Иоскв по изобретены -35, Раущскан ияи при ГК 1 П СССР 5блока, соединенного группой вторых информационных входов-выходов с шиной данных устройства, а первым и вторым управляющими входами - с выхо дами соответственно третьего и четвертого элементов И, подключенных первыми входами к шине управления устройства, а вторыми входами -. к первому выходу дешифратора, связанного с шиной адреса устройства, вторым входом - с первыми входами пятого и шестого элементов И, а третьим выходом - с первыми входами седьмого и восьмого элементов И, подключенных вторыми входами к вторым входам соответственно пятого и шестого элементов И и к шине управления устройства, а выходами соответственно - к первому и к второму управляющим входам второго коммутационного блока, соединенного группами первых информационных входов и выходов соответственно с разрядными выходами и с установочными входами, реверсивного счетчика импульсов, а группой вторых информационных входов-выходов - с шиной данных устройства, подключенной к группе первых информационных входов" выходов третьего коммутационного блока, соединенного первым и вторым управляющими входами с выходами соот". ветственно шестого и пятого элементов И, а группами вторых информационных входов"выходов - соответствен" но с разрядными выходами и установоч" ными входами счетчика импульсов, подключенного выходом переполнения к первым входам девятого элемента И и десятого элемента И, соединенного выходом со счетным входом первого триггера, а вторым входом - с входом прямого счета реверсивного счетчика импульсов, с прямым выходом второготриггера и с первым входом одиннадцатого элемента И, пбдключенного вторым входом к инверсному выходу третьего триггера, третьим входом - к выходупервого элемента И, к первому входу двенадцатого элемента И и к первому входу тринадцатого элемента И, а выходом через второй элемент НЕ- второму входу двенадцатого элемента И и непосредственно к счетному входу третьего триггера, связанного нулевым входом с нулевыми входами первого, второго и четвертого триггеров и с входом Сброс" устройства, а прямым выходом - с управляющим входом коммутатора, с первым входом четырнадцатого элемента И и с вторым входомтринадцатого элемента И, подключенного выходом к единичному входу чет 5вертого триггера а третьим входомФк инверсному выходу четвертого триггера и к второму входу четырнадцатого элемента И, соединенного выходомчерез третий элемент НЕ с первым вхо 0 дом пятнадцатого элемента И, подключенного вторым входом к выходу генератора импульсов эталонной частоты,третьим входом - к второму входу второго элемента И и к инверсному выходупервого триггера, четвертым входомк третьему входу второго элемента И ик входу "Пуск" устройства, пятым входом - к выходу двенадцатого элементаИа выходом - к счетному входу ре версивного счетчика импульсов, связанного входом обратного счета синверсным выходом второго и с вторымвходом девятого элемента И, подключенного выходом.к счетному входу вто рого триггера.Недостатком известного устройстваявляется низкая полнота контроля,обусловленная тем, что из-за отклонений значений опорной частоты не обеспечивается требуемая точность измерения, причем неисправности, возникающие в устройстве, в реальном масштабе времени не обнаруживаются.Цель изобретения - повышение полноты контроля.35 Поставленная цель достигаетсятем, что устройство для контроля параметров, содержащее первый блок приема сигнала, первый блок измерения,блок Формирования частоты, блок уп равления, адресный выход которого со"единен с адресными входами первогоблока приема. сигнала, первого бло"ка измерения и блока формированияопорных частот, выход управления 45 записью/чтением - с входом управле"ния записью/чтением первого блокаприема сигнала, первого блока измере"ния, блока формирования опорных .частот, информационный выход - с команд-.50 ными входами первого блока приемасигнала, первого блока измерения, блока Формирования опорных частот, ин"Формационный вход - с информационны"ми выходами первого блока приема сиг" 55 нала, первого блока измерения, блокаформирования опорных частот, первый.и второй информационные входы первого блока приема сигнала являются со"ответственно первым и вторым информационными входами устройства, предназначенными для подключения к выходам обьекта контроля, содержит блокприема сигнала, второй блок измеренияи блок контроля, первый вход моментаперехода контролируемого сигнала через ноль которого подключен к второмувыходу момента перехода контролируемого сигнала через ноль первого блока приема, второй вход момента пере-.хода контролируемого сигнала черезноль " кпервому выходу момента времени перехода контролируемого сигнала через ноль первого блока приемасигнала, третий вход момента перехода контролируемого сигнала черезноль - к второму выходу момента перехода контролируемого сигнала черезноль второго блока приема сигнала,четвертый вход момента переходаконтролируемого сигнала через нольк первому выходу момента переходаконтролируемого сигнала через нольвторого блока приема сигнала, первый вход запуска - к выходу началаизмерения второго блока измерения,первый вход длительности интервалаизмерения " к выходу длительностиинтервала измерения второго блокаизмерения, второй вход запуска - квыходу начала измерения первого бло"ка измерения, второй вход длительнос"ти интервала измерения - к выходудлительности интервала измерения первого блока измерения, выход наличиянеисправности - к входу блокировкипервого и второго блоков измерения,первый выход момента перехода конт"ролируемого сигнала через ноль и выход сигнала окончания измерения первого блока приема сигналов соединенысоответственно с выходом запуска ис входом сброса первого блока измерения, вход стробирования - с вторымвыходом момента времени переходаконтролируемого сигнала через нольвторого блока приема сигнала, первыйи второй инФормационные входы которого являются соответственно третьим и четвертым инФормационными входами устройства, первый выход моментавременй перехода контролируемого сигнала через ноль. и выход сигнала окон"чвния преобразования - входом за-пуска и входом сброса второго блокаизмерения, входы опорной частоты пер"його и, второго блоков измерения соответственно соединены с первым и вторым выходами блока Формирования цас 1735871Цтот, адресный выход блока управления подключен к адресным входамвторого блока приема сигнала, второго блока измерения, блока контроля,выход управления записью/чтениемк входам управления записью/чтениемвторого блока приема сигнала, блокаконтроля, инФормационный выход " ко командным входам второго блока приемасигнала, второго блока измерения,блока контроля, инФормационный входк инФормационным выходам второго блока приема сигнала, второго блока измерения, блока контроля.С этой целью блок контроля содержит первый, второй, третий триггеры,элемент ИЛИ, с первого по девятыйэлементы И, сумматор по модулю два,ро первый и второй элементы сравнения,элемент НЕ, причем первый и второй. входы момента перехода контролируемого сигнала через ноль блока соедине"ны с первым и вторым входами элементад сравнения, третий и четвертый входымомента перехода контролируемого сигнала через ноль блока соединены спервым и вторым входами второго элемента сравнения, выход второго элемента сравнения подключен к второмувходу пятого элемента И, первый входкоторого соединен с выходом первогоэлемента сравнения, выход которогосоединен с вторым входом восьмогоэлемента И и через элемент НЕ с вхо 35 дом третьего триггера, выход которо"го подключен к первому входу девятого элемента И, второй вход которогосоединен с адресным входом блока,третий вход -с управляющим входом4 О блока, адресный вход блока соединенс первыми входами первого, второго,третьего и четвертого элементов И,командный вход блока " с вторым входом первого элемента И, управляющий45 вход блока - с третьим входом первого элемента И, с вторым входом второго, третьего и четвертого элементовИ, выход которого подключен к входусброса второго и третьего триггеров,Я выход первого элемента И соединен свходом установки первого триггера,вход сброса которого подключен к вы-ходу второго элемента И, прямой вы;ход - к третьему входу шестогоЯ элемента И и к управляющему входутретьего элемента сравнения, инверс"ный выход - к третьему входу седьмого элемента И и к управляющему входувторого элемента сравнения, первый и173587 второй входы длительности интервала измерения блока соединены соответственно с первым и вторым входами сумма. тора по модулю два, выход которого подключен к второму входу шестого и седьмого элементов И, первый вход которого соединен с вторым входом запуска блока, а выход - с вторым входом первого элемента ИЛИ, первый вход которого подключен к выходу шестого элемента И, первый вход которого соединен с первым входом запуска блока, четвертый вход - с вторым входом запуска блока, выход первого элемента ИЛИ подключен к входу установки второго триггера, инверсный, выход которого соединен с первым входом восьмого элемента И и с третьим входом четвертого элемента И, выход восьмого элемента И соединен с выходом наличия неисправности блока.Каждый из блоков приема сигналов, содержит. узел преобразования синусоиддльного сигнала В прямоугольныи узел выделения переднего фронта, ,регистр, с первого по восьмой элементы Ь, первый и второй элементы ИЛИ, первый и второй триггеры, масштабный преобразователь, блок элемента И, причем первый и второй информационЗО ные блоки соединены с первым и вторым входами узла преобразования синусоидального сигнала в прямоугольный; выход которого соединен с входом узла выделения переднего фронта, выход которого соединен с вторым выхо-. дом третьего момента перехода контролируемого сигнала через ноль блока, с первыми входами третьего и пятого элементов И, вход стробирования бло ка через масштабный элемент соединен с первым входом второго и четвертого элементов И, выходы второго и треть" его элементов И соединены соответст" венно с первым и вторым входами вто рого элемента ИЛИ, выход которого соединен с первым выходом момента времени перехода контролируемого сигнала через ноль блока И и с входом установки первого триггера, прямой 50 выход которого соединен с третьим входом седьмого элемента И, выходы четвертого и пятого элементов И соединены соответственно с первым и вто" рым входами первого элемента ИЛИ, 55 выход которого соединен с выходом сигнала окончания измерения блока и с входом установки второго триггера, прямой выход которого подключен к 110тре 1 ьему входу шестого элемента И, первый вход первого элемента И соединен с адресным входом блока, второй вход - с управляющим входом блока, а выход - с входом сброса перво" го и второго триггеров, адресный вход блока соединен с первым входом шестого, седьмого и восьмого элементов И, с вторыми входами блока элементов И, управляющий вход блока - с вторым вход. дом шестого, седьмого и восьмого элементов И и .с первыми входами блока элементов И, выходы которого и выходы шестого и седьмого элементов И образуют информационный выход блока, выход восьмого элемента 1. соединен с синхровходом регистра, информационные входы которого являются командным входом блока, а выходы соединены с вторыми входами второго, третьего, четвертого, пятого элементов И, и с третьими входами блока элементов И.Блок измерения содержит первый и второй триггер, элемент ИЛИ, с первого по шестой элементы И, первый и второй счетчики импульсов, первую и вторую группы элементов И,.причем адресный вход блока соединен с первыми входами пятого элемента И, первой группы элементов И, шестого элемента И, второй группы элементов И и с вторыми входами третьего и четвертого элементов И, вход управления записью/чтением блока - с вторыми входами пятого, шестого, элементов И, первой, второй группы элементов И и с третьим входом третьего и четвертого элементов И, командный вход блокас информационными входами первого и второго счетчика импульсов и с четвертым входом третьего элемента И, информационный выход блока образуют выходы первой и второй групп элементов И и выход третьего элемента И, вход блокировки блока соединен с четвертым входом третьего элемента И и с первым входом четвертого элемента И, выход которого подключен к первому входу первого элемента И и с входом сброса второго триггера, прямой выход которого соединен с вторым входом первого элемента ИЛИ и а пер"вым входом третьего элемента И, а инверсный выход - с первым входом первого элемента И, выход которого подключен к счетному входу первого счетчика импульсов, вход разрешения которого соединен с выходом пятого элемента И, информационные вйходы12 735871 5 10 15 20 111 с третьей группой входов первой груп- пы элементов И, а выход переполнения - с входом установки второго ; триггера, вход запуска блока соединен с входом установки первого триггера, с вторым входом первого элемента И, вход сброса блока - с входом сбро- са первого триггера, вход установки которого подключен к выходу первого элемента ИЛИ, а выход соединен с вторым входом второго элемента И и с выходом начала измерения блока, вход опорной частоты блока - с первым входом второго элемента И, выход которого соединен со счетным входом второго счетчика импульсов и с выхо-. дом длительности интервала измерения блока, выходы второго счетчика импульсов соединены с третьей группой входов второй группы элементов И, вход Разрешения счета второго счет чика - с выходом шестого элемента И,На Фиг.1 приведена структурная схема устройства; на Фиг.2 - схема блока измерения,; на фиг.3 - схема блока управления; на Фиг.4 - схема блока приема сигнала; на Фиг.5 - временные диаграммы работы устройства в Режиме "фаза 1"; на Фиг.6 - схема блока контроля; на Фиг.7 - временные диаграммы работы устройства в режиме "Фаза 2" и "Период" в части измерения; на Фиг.8,-15 алгоритмыработы устройства.Устройство (Фиг,1) содержит первый блок 1 приема сигнала, второй блок 2 приема сигнала, первый блок 3 измерения, второй блок 4 измерения, блок 5 Формирования опорных частот, блок 6 управления, блок 7 контроля, входы 8-11 устройства, выход 12 управления записью/чтением, информационный выход 13, информационный вход 14, адресный выход 15.Блок 3 измерения (Фиг,2) содержит первый триггер 16, элемент ИЛИ 17, первый элемент И 18, второй элемент И 19, первый счетчик 20 импульсов, второй триггер 21, второй счетчик 22 импульсов, третий элемент И 23, чет" вертый элемент И 24, пятый элементИ 25, шестой элемент И 26, первуюгруппу элементов И 27, вторую группу . элементов И 28.Блок 6 управления (Фиг.3) содержит блок 29 постоянной памяти, про" цессор 30, блок 31 оперативной памя. ти, первый дешифратор 32, первый регистр 33, панель 34 индикации, панель 35 управления, седьмой элементИ 36, восьмой элемент И 37, девятыйэлемент И 38, первый переключатель39, второй переключатель 40, третийпереключатель 41,Блок 1 приема сигнала (Фиг.4) содержит узел 42 преобразования синусоидального сигнала в прямоугольный,узел 43 выделения переднего фронта,регистр 44, первый элемент И 45, второй элемент И 46, третий элементИ 47, четвертый элемент И 48, пятыйэлемент И 49, первый триггер 50, первый элемент ИЛИ 51, второй элементИЛИ 52, второй триггер 53, шестойэлемент И 54, седьмой элемент И 55,масштабный элемент 56, восьмой элемент И 57, блок элементов И 58,На Фиг.5 представлена временная диаграмма формирования сигналов в контрольных точках устройства во время его Функционирования в режиме"фаза 1",Блок 7 контроля (Фиг.6) содержитпервый элемент И 59, второй элементИ 60, сумматор 61 по модулю два, первый три ггер 62, первый элемент 63 сра в"нения, второй элемент 64 сравнения,третий элемент И 65, четвертый элементИ 66, пятый элемент И 67, шестой эле" мент И 68, седьмой элемент И 69, пер" вый элемент ИЛИ 70, элемент НЕ 71,второй триггер 72, третий триггер 73,.восьмой элемент И 74, девятый элемент И 75. В блоке 1(2) приема сигнала (Фиг.4) элементы обеспечивают выполнение следующих Функций. 40 Узел 42 обеспечивает прием входного сигнала, сравнение входногосигнала с общим питанием устройстваи Формирование прямоугольных импульсов с периодом повторения, длитель-.ностью импульса и длительностью паузы соответствующих входному сигналуна нулевом уровне измерения.Узел 43 обеспечивает. согласоващ ние по напряжению уровней сигналааналоговой и цифровой частей устройст" ва, формирование стробы по переднемуФронту сигнала.(СПФ),Узел контроля, состоящий из триггеров 50,53, а также элементов И 54, 55 и 45, обеспечивает контроль вы-дачи стробов С и С.Коммутатор стробов, состоящий из элементов46-49, ИЛИ 51, 52,14 3 173обеспечивает подключение стробов сигналов с входов 1 и 2 блока на выходС,или С,Регистр 44 обеспечивает запоминание управляющих сигналов с блока управления,В блоках 3 и 4 измерения (Фиг.2) ихэлементы обеспечивают выполнение следующих. Функций: Формирование временного интервала, определяемого последовательностью стробов, поступающихна вход Б или К триггера 50 (Фиг.4);подсчет количества стробов, соответствующих количеству периодов входного сигнала, за который осуществляется измерение контролируемого параметра; подсчет количества импульсовопорной частоты приходящей на счетчик22 импульсов, за Формируемый временной интервал.Алгоритм работы устройства приведен на Фиг.8-10.Устройство работает следующим образом.При включении питания осуществля.ется пуск процессора 30 и начинаетсяисполнение программы, прошитой в блоке 29 устройства.Согласно программе измерения процессор 30 считывает режим измерения,заданный на панели 35 управления.При включении переключателя 41, т.е,при задании режима измерения "фаза Р,процессор 30 сразу переходит на программу измерения Фазового сдвига,обеспечивающего минимум времени наопределение величины Фазового сдвига. 5 10 15 О 5 30 35 Затем процессор 30 настраиваеткоммутатор стробов блока 1 на коммутацию сигнала с выхода 6 (СПФ 1)на выход С, а с входа 5 (СПФ 2) навыход С 2, что обеспечивает измерениевремени Фазового сдвига йЧ, блоком 3,Коммутатор стробов блока 2 настраивается процессором 30 на коммутациюсигнала СПФ 2 (вход 5). на выход С,что обеспечивает измерение периодасигнала ет, присутствующего на входе2 устройства.Настройка процессором 30 коммутатора стробов блоков 1, 2 производится путем записи требуемого кода врегистры 44 блока 1. После настройкикоммутатора стробов начинается процесс измерения сигнала в требуемомрежиме,В блоке 3 по приходу строба С(на вход 7) происходит переброс триггера 16 и на его прямом выходе появляется высокий уровень сигнала, который поступает на второй вход элемента И 19 и разрешает прохождение опорной частоты, присутствующей на пер-вом входе элемента И 12, на входсчетчика 22 импульсов.Счетчиком 22 импульсов производится подсчет импульсов опорной частоты.Кроме того, строб Споступает насчетчик 20 через элемент И 18, Онподсчитывает количество стробов С,1,соответствующих количеству периодовизмеряемого сигнала. При появлениистробэ Г (на входе 8) триггер 16перебрасывается и на его прямом выходе появляется низкий уровень сигнала, поступающий на второй вход эле Минимальное время измерения обеспечивается за счет организации параллельного измерения Фазового сдвига блоком 3 и периода входного сигнала блоком 4.Временная диаграмма работы устройства в режиме "фаза 1" приведена на Фиго 5 феРабота устройства осуществляется следующим образом,Процессор 30 устанавливает в исходное состояние уст ройст во и эа писывает в дополнительном коде количество периодов,за которое необходимо измерить временной интервал путем записи соответствующего кода в счетчик 20 импульсов блоков 3 и 4, и подготавливает к работе блок 5 Формирования опорных частот. 40.мента И 19, Он запрещает прохождениеопорной частоты на счетчик 22 импульсов.По прохождении требуемого количества периодов входного сигнала счетчик 20 импульсов блока 3 выдает импульспереполнения. Он поступает на 8-вход триггера 21, Триггер 21 перебрасывается в единичное состояние. Сигнал,снимаемый с его прямого выхода, в 50 .этом случае поступает на установочный вход Е триггера 16 и на первый вход элемента И 23. Сигнал, снимае"мый с инверсного выхода триггера 21,запрещает дальнейшее поступление стробов С (вход 7) на счетчик 20 импульсовТриггер 16 устанавливается в исходное состояние, прекращаетсяпрохождение опорной частоты на вход счетчика 22 импульсов. На этом про"Отсутствие исходного состояниятриггеров 50, 53 блока 2 свидетельствует о том, что на выход С иливыходят стробы из-за неисправностикоммутатора стробов или неисправносттриггеров 50 или 53 блока 2. Процессор 30 выдает сообщение о неисправности блока 2 на панель 34 индикации.Об отсутствии исходного состояниятриггеров в блоке 5 свидетельствуетналичие опорной частоты на его выходах.Алгоритм поиска неисправностейприведен на Фиг.11,При наличии исходного (нулевого)состояния триггеров процессор 30продолжает реализацию программыизмерения, подключая опорную частоту с блока 5 к блоку 3 и 4,После этого процессор 30 осуществляет выдачу строба СПФ 1 с блока 1 навыход С и строба СПФ 2 с блока 2 наВыход С,Затем процессор 30 проверяет прохождение стробов с блоков 1 и 2, атакже опорной частоты с выходов 10и 11 блока 5 в блоки 3 и 4. Проверкаосуществляется путем смачивания единичного состояния с триггеров 50 блоков 1; 2 и триггеров блока 5 и нулевого состояния с триггеров 53 блоков1,2, При отсутствии указанного состояния процессор 30 прекращает процесс измерения и переходит на программу локализации неисправности, Локализация неисправности осуществляет".ся процессором 30 путем анализа состояния триггеров 50,53 блоков 1, 2и триггеров блока 5, Отсутствие требуемого состояния триггеров 50 (единичное состояние), 53 (нулевое состояние) блока 1 свидетельствует о том,что на выходе Г и С выдаются (невыдаются) требуемые в режиме измерения периода стробы передних Фронтов(ГПФ) сигналов из-за неисправностиблока 1 или неисправности самих триг-геров 50 или 53 блока 1. Процессор30 выдает сообщение о. неисправностиблока 1 на панель 34 индикации, Отсутствие требуемого состояниг тригге-.ров 50 (единичное состояние), 53 (нулевое состояние) блока 2 свидетельствует о таких же неисправностях, какописано в блоке 2. О наличии неисправности в блоке 5 будет свидетельствовать отсутствие наличия опорнойчастоты на одном из его выходов.(1) Алгоритм поиска неисправностейв устройстве представлен на Фиг.12.При наличии указанного состояния процессор 30 продолжает выполнение прог5раммы измерения времени периода входных сигналов. Процесс измерения времени периода блоками 3, 4 аналогиченизмерению времени периода сигнала10 блоком 4 в режиме "Фаза 1",Затем процессор 30 осуществляетповторное измерение времени периодав блоках 3 и 4 аналогично описанномуи производит сравнение значений полу 115.чейных результатов Ст, иРавенство значений т и т1 г,тсвидетельствует о том, что относительная нестабильность опорной частоты одного блока 5 ушла за допускаемые20 пределы из-за его неисправности.В случае повторного неравенствазначений ст и с процессор 30 оргатнизует измерение времени периода етодновременно двумя блоками 3 и 4 с25 целью нахождения неисправностей вблоках 3. и 4 или 1 и 2.Отключение СПФ 2 от выхода Сблока 2 осуществляется путем подачи сигнала низкого уровня на второй входэлемента 47 и подачей сигнала высокого уровня на второй вход элементаИ 46 путем записи процессором 30соответствующего кода в регистр 44блока 1.Затем процессор 30 осуществляет35 в третий раз измерение временного периода с-, одновременно в блоках 3 ианалогично описанному и проводятсравнение значений полученных результатов,Одновременно процессор 30 осуществляет считывание состояния сигнала"Конец измерения" с блоков 3 и 4через элемент И 23. При отсутствии отодной из схем сигнала "Конец измере 45 ния" процессор 30 прекрацает процессизмерения и локализует неисправныйблок 3 и 4 в зависимости от того, откакого блока не поступил сигнал.При наличии сигналов "Конец изме 50 рений" с блоков 3 и 4 процессор 30производит считывание результатов измерения со счетчиков 22 блока 3 ети блока й и записывает их в блок31,55 Затем процессор 30 сравнивает ихзначения по Формуле