Селектор импульсов

СОЮЗ СОВЕТСНИХ СО 1.1 ИАЛИСТИЧЕСНИХРЕСПУБЛИК А 1 56 5/2 14 НОЗ ОСУДАРСТВЕННЫЙ К ПО ДЕЛАМ ИЗОБРЕТЕ МИТЕТ ССС Й И ОТНРЫ ОПИСАНИЕ ИЗОБРЕТН А ВТОРСНОМУ СВИДЕТЕРЬСТВУ а счет об ия возможности рас(56) Авторское свидетельство СССР 9 813763, кл. Н 03 К 5/26, 1978.Авторское свидетельство СССР У 1243117, кл. Н 03 К 5/156, 1984. (54) СЕЛЕКТОР ИМПУЛЬСОВ(57) Изобретение относится к автоматике и вычислительной технике и может бьггь использовано в системах обработки информации. Цель изобретения - повышение функциональных возможностей при повышении информативности устройства. Цель достигается пределения импульсов с определенными порядковыми номерами по направлениям. Для этого в селектор дополнительно введены блок 3 памяти, последовательно соединенные счетчик 7 адреса, статический регистр 8 и дешифратор 9. Кроме того, селектор содержит счетчик 1 цикла, компаратор 2, триггерэлементы 5 и 6 совпадения, шину 10 опроса, выходную шину 11, тактовую шину 12 и шину 13 управления.Данный селектор импульсов обеспечивает выделение любых требуемых импульсов из импульсной последовательности с любым количеством импульсов в цикле, а также распределение импульсов по направлениям. 2 ил,1396264 1Изобретение относится к автоматике и вычислительной технике и можетбыть использовано в системах обработки информации,Цель изобретения - повышение Функциональных возможностей при понышеении информативности устройства засчет обеспечения возможности распределения импульсов с определеннымипорядковыми номерами по направлениям.На Фиг.1 изображена структурнаяэлектрическая схема селектора импульсов; на Фиг.2 - временные диаграммы,поясняющие его работу. 15Селектор импульсов (фиг, 1) содержит счетчик 1 цикла, выходы которогопоразрядно соединены с входами первой группы входон компаратора 2, входы второй группы входов которого поразрядно соединены с выходами блока3 памяти. Выход компаратора 2 соединен с информационным входом триггера4, выход которого соединен с первымвходом первого элемента 5 совпадения. 25Тактовый вход триггера 4 соединен спервым входом второго элемента 6 совпадения, выход которого соединен стактовым входом счетчика 7 адреса,выходы которого поразрядно через статический регистр 8 соединены с входами дешифратора 9, Шина 10 опроса соединена с вторым входом элемента 5,выход которого соединен со стробирующим входом дешифратора 9, выходы которого образуют вторую выходную шину3511, Тактовая шина 12 соединена с тактоными входами счетчика 1, триггера4 и регистра 8, Шина 13 управлениясоединена с входами сброса счетчикови 7. Выход компаратора 2 соединенс вторым входом элемента 6. Выходысчетчика 7 поразрядно соединень," свходами блока 3. 45Селектор импульсов работает следующим образом.Для выделения требуемых импульсов из импульсной последовательности с любым количеством импульсов в цикле50 используется метод сравнения значений кодов номеров импульсов в цикле с выхода счетчика 1 цикла и кодов номеров требуемых импульсов, значения которых предварительно записаны в блоке 3 памяти.В качестве элементов блока памяти применяются программируемые постоянные запоминающие устройства. Адреса, по которым выбираются числа из блока 3 памяти, определяются кодом, поступающим со счетчика 7 адреса.Начальное обнуление счетчика 1цикла и счетчика 7 адреса осуществляется сигналом с шины 13 (Фиг,2 а).Этим сигналом определяется количество импульсов в цикле (И). Нулевойкод адреса с выхода счетчика 7 адреса поступает на адресные входы блока3 памяти, на входы статического регистра 8 и записывается н него посрезу тактового импульса с шины 12(фиг.2 б). С выхода статического регистра 8 нулевой код поступает навходы дешифратора 9 и подготавливаетего к выдаче на шину 11 первого требуемого импульса. Считанный из блока .3 памяти код поступает на вторуюгруппу входов компаратора 2, на первую группу входов которого поступаеткод со счетчика 1 цикла, который работает в счетном режиме по тактовымимпульсам,сВ момент раненства указанных кодов на выходе компаратора 2 формируется сигнал равенства (фиг.2 в), который дает разрешение на срабатываниетриггера 4 по срезу тактового импульса (Фиг.2 г),Триггер 4 необходим для того, чтобы не пропустить на выход селектораимпульсов ложные срабатывания компаратора 2 в момент изменения кодов наего входах.Сигнал с выхода триггера 4, задержанный на период повторения тактовых импульсов относительно сигналаравенства с выхода компаратора 2,поступает на первый вход элемента 5совпадения и дает разрешение на прохождение сигнала с шины 10, котораян общем случае может быть соединенас шиной тактовых импульсов (на фиг,1показано пунктиром) и которая определяет длительность и временное положение выходных импульсон, На выходеэлемента 5 совпадения (фиг,2 д) формируется сигнал, разрешающий дешифрацию, и на первом выходе дешифратора9 формируется первый требуемый импульс (Фиг.2 ж, выход 1),Так как сигнал с выхода триггера 4 задержан на период повторения тактовых импульсов относительно сигнала равенства, то для компенсации задержфиг.ЯВНИИПИ Заказ 2503/56 Тираж 928 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 ки следует значения кодов импульсовв цикле в блоке 3 памяти записыватьна единицу меньше,Сигнал равенства с выхода компара 5тора 2 поступает на второй вход второго элемента 6 совпадения и даетразрешение на прохождение на его выход (фиг.2 е) тактового импульса, который увеличивает значение счетчика 1 О7 на 1. При этом значение, записанное в статическом регистре 8, не изменяется, так как код на выходе счетчика 7 адреса изменяется по срезутактового импульса, Новый код в статический регистр 8 записывается следующим тактовым импульсом.При увеличении кода на выходесчетчика 7 адреса изменяется код навыходе блока 3 памяти. В компараторе 2 О2 сравниваются новый код с выходаблока 3 памяти по адресу, увеличенному на 1, и код с выхода счетчика 1цикла. Если коды не равны, то на выходекомпаратора 2 не формируется сигнал 25равенства, триггер 4 обнуляется, ина выходе элемента 5 совпадения отсутствует сигнал, разрешающий дешифрацию,При равенстве кодов формируется ЗОследующий требуемый импульс (фиг.2 ж,выход 2), Последующие требуемые импульсы в цикле выделяются аналогично.Таким образом, предлагаемый селектор импульсов обеспечивает выделениелюбых требуемых импульсов из импульсной последовательности с любым количеством импульсов в цикле и распределение их по направлениям. Селектор импульсов, содержащий счетчик цикла, вход сброса которого соединен с управляющей шиной, а выход - поразрядно с входами первой группы входов компаратора, триггер, тактовый вход которого соединен стактовой шиной, а выход - с первым входом первого элемента совпадения, а также второй элемент совпадения и выходную шину, о т л и ч а ю щ и й - с я тем, что, с целью повьппения функциональных возможностей устройства за счет обеспечения возможности распределения импульсов с определенными порядковыми номерами по направлениям, в него введены блок памяти, последовательно соединенные счетчик адреса, статический регистр и дешифратор, выходы которого соединены с выходной шиной, а стробирующий вход соединен с выходом первого элемента совпадения, второй вход которого соединен с шиной опроса, причем вход сброса счетчика адреса соединен с управляющей шиной, выходы соединены поразрядно с входами блока памяти, а тактовый вход соединен с выходом второго элемента совпадения, первый вход которого соединен с тактовыми входами триггера, счетчика цикла и статического регистра, а второй вход - с информационным входом триггера и выходом компаратора, входы второй группы входов которого соединены поразрядно с выходами блока памяти.