Запоминающее устройство для графического дисплея

(191 (11 11 4 ( 06 Г 3/15 ОСУДАРСТВЕННЬЗЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗОБРЕТЕНИ ВИДЕТЕЛЬСТВУ К АВТОРСКОМ 8394/204.860288. юл. У 5ектронных Институт эл х машин А,Н,Степанов 681,027.12(0 Мсгоргосеяячо 1. 8, 198 711/7811 Кав и йевсг 1 рг.1 о Согрогагдоп и В.И.Фукс88,8).огя апд щгсгояуя, В 6.гег 8 гарЬ 1 ся яуяге и, Вг 81 га 1 Ееи 1 рМаяйпа, 1981.(54) ЗАПОМИНАЮЩЕЕ УСТРОПСТВО ДЛЯГРАФИЧЕСКОГО ДИСПЛЕЯ(57) Изобретение относится к вычислительной технике и может быть использовано в графических дисплеяхрастрового типа. Целью изобретенияявляется упрощение устройства. Устройство содержит блоки 1 памяти,организованные в три цветовые плоскости 2, три регистра 3 сдвига, дешифратор 4 записи, три мультиплексора 5, элемент И 6, входы и выходьустройства. Устройство работает врежимах записи и считывания. 1 ил.45 Изобретение относится к вычислительной технике и может быть использовано в графических дисплеях растрового типа.Цель изобретения - упрощение устройстваНа чертеже представлена структурная схема запоминающего устройствадля графического дисплея для случая 10трех цветовых плоскостей,Устройство содержит блоки 1 памяти, организованные в три цветоВыеплоскости 2, три регистра 3 сдвига,дешифратор 4 записи, три мультиплексора 5, элемент И 6, входы 7 адреса,вход 8 разрешения записи, вход 9задания режима, входы 10 и 11 стробирования, тактовый вход 12, выходы13, входы 14 данных и входы 15 записи пегистров сдвига.Блок памяти работает следующимобразом.В режиме как записи, так и считывания на входы 7 поступают разряды 25адреса, причем младшие разряды, определяющие номер блока памяти в цветовых плоскостях, поступают на входы дешифратора 4, а старшие разрядыпредставляют собой мультиплексированный адрес ячейки в блоках памятивсех цветовых плоскостей, Приемдвух половин адреса блоками памятиосуществляется по сигналам стробирования адреса строки (БАБ) и стробирования адреса столбца (САЯ) сдвинутом во времени, (понятия "строка" и"столбец" относятся к внутреннейструктуре блоков памяти и являютсяусловным для данной структуры), 40В режиме считывания сигнал разрешения записи на входе 8 имеет нулевое значение, при этом на выходеэлемента И 6 будет нулевой потенциал, а на выходах дешифратора 4единичный, соответствующий запретузаписи. Мультиплексоры 5 передаютна свои выходы сигналы с нулевоговхода, т.е. единичное значение. Мультиплексоры стробируются общим сиг 50налом САБ по входу 11 и выдает индивидуальные для каждой цветовой плоскости сигналы САБ.Информация с выходов блоков памяти цветовых плоскостей заносится в55соответствующие регистры сдвига посигналу на входе 15 и далее преооразуется в последовательный код на выходах 13. При этом происходят считывание и передача на выход кода последовательных пикселей.В режиме записи одновременно ссигналом КАК на входе 10 подаетсясигнал разрешения записи высокимуровнем на вход 8, который разрешаетвыдачу сигналов разрешения записина выходах дешифратора 4. Сигнал навход 8 подается синхронно во времени с сигналом КАБ. При этом данныес входов 14 записываются в соответствующие блоки памяти цветовых плоскостей. Если на входе 9 присутствует единичный потенциал, что соответствует режиму записи только единиц,то сигнал на входе 8 будет вызыватьпереключение входов мультиплексоров,при котором стробирующий сигнал будетлогически перемножаться с соответствующим разрядом данных, Это приведет к тому, что сигнал с выходамультиплексора будет передан на входстробирования адреса столбца соответствующей цветовой плоскости толькоесли соответствующий разряд данныхимеет единичное значение. В противном случае сигнал САЯ не подается,запись в блоки памяти этой плоскости не производится, а информация вячейках выбранной строки блоков памяти регенерируется. Таким образом,реализуется операция записи толькоединиц,формула изобретенияЗапоминающее устройство для графического дисплея, содержащее блоки памяти, регистр сдвига и дешифратор записи, информационный вход которого является адресным входом устройства, адресные входы блоков памяти являются вторым адресным входом устройства, входы данных блоков памяти являются входом данных устройства, первые тактирующие входы блоков памяти являются первым тактирующим входом устройства, выходы блоков памяти соединены с информационнымивходами соответствующего регистра сдвига, выходы которых являются выходом данных устройства, тактирующие входы регистров сдвига являются вторым тактирующим входом устройства, управляющие входы сдвиговых регистров являются управляющим входом устройства, управляющий вход дешифратора записи является входом раз1372316 решения записи устройства, о т л ич а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит мультиплексоры и элемент И, выход Составитель В.ГордоноваТехред М,ХоданичКорректор А.Тяско Редактор А.Козориз Заказ 483/40 Тираж 704 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 которого соединен с адресными входами мультиплексоров, первый вход элемента И является входом задания режима устройства, второй вход элемента И является входом разрешения записи устройства, первые входы данных мультиплексоров соединены с входом данных устройства, вторые входы данных мультиплексоров соединены с шиной логической единицы устройства, тактирующие входы мультиплексоров являются третьим тактирующим входом устройства, вторые тактирующие входы блоков памяти соединены с выхода ми соответствукщих мультиплексоров .