Устройство для выделения максимального сигнала

(51)4 С 05 В 11/ОГОСУД ПО ДЕ САНИЕ ИЗОБРЕТЕ ОРСКОМУ СВИ Т 10 ныи униударствУльянови А.М. твеев и др, Сб, у изд, Чува ксары, 1975 тельство СС Р 7/04, 19авл шского с. 3-8. О. ЕННЫЙ КОМИТЕТ СССРЗОБРЕТЕНИЙ И ОТКРЫТИИ(54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ МАКСИМАЛЬНОГО СИГНАЛА(57) Изобретение относится к автоматическому управлению и может быть использовано для регулирования техноло гических процессов с несколькими регулируемыми параметрами в тех случаях, когда требуется повышенная точность регулирования. Целью изобретения является повышение функциональных воэможностей устройства за счетполучения информации о знаке максимального сигнала и аналоговой формымаксимального сигнала. Устройство содержит блоки логики, блок индуцирующих сигналов, цифроаналоговый преобразователь, распределитель и генератор, Сущность изобретения заключается в преобразовании аналоговых сигналов в цифровую форму, более удобную для проведения операций сравнения по модулю, что повышает точностьоперации сравнения н функциональныевозможности устройства, 129Изобретение относится к автоматическому управлению и может быть использовано при регулировании нескольких параметров с помощью одного регулятора.Цель изобретения - повышение функциональных возможностей за счет получения информации о знаке максимального сигнала и аналоговой формы.На фиг,1 представлена структурная схема устройства; на фиг.2 - структурная схема блока логики, на фиг.З структурная схема блока индицирующих сигналовУстройство содержит первую 1 входную клемму, генератор 2, распределитель 3, регистр 4, первый ключ 5, блоки 6-1 - 6-(М) логики, блок 7 индицирующих сигналов, цифроаналоговый преобразователь 8, первый 9, второй 10, пятый 11 и шестой 12 входы блока логики, входную клемму 13,третий 14 и четвертый 15 входы блока логики, первый 16, второй 17, третий 18 и четвертый 19 выходы блока логики, первые 20-1 - Г 20-(2 Х)3 выходы распределителя 3, первые 21 и вторые 22 индицирующие выходы блока 7 индицирующих сигналов, второй 23, третий 24 и первый 25 входы блока 7 индицирующих сигналов. Блок 6 логики содержит компаратор 26, первый 27,шестой 32 элементы И, первый регистр ЗЗ, первый 34 и второй 35 элементы ИЛИ, второй регистр 36 и ключ 37.Блок 7 индицирующих сигналов содержит Б первых элементов И 38,И вторых элементов И 39 и дешифратор 40,Устройство работает следующим образом.На фиг.1 каждый из И входных сигналов представлен и-разрядным двоичным параллельным кодом, восемь разрядов которого (1 байт) являются носителями информации о величине модуля сигнала, Х - разрядов содержат информацию о номере канала (входного сигнала), один разряд определяет знак модуля входного сигнала. При необходимости получения более высокой точности в качестве носителя информации о модуле сигнала следует использовать не 8, а 16 и более разрядов. При восьми разрядах и = 8+1+х, где х = 1 К (Б) - число разрядов, округленных до большего целого числа, необходимое для передачи информации о номере канала (в число И входит и7004 2нулевой сигнал - отсутствие сигнала, который исключается).После включения схемы, в соответствии с частотой генератора 2 тактовых импульсов и разрядностью распределителя 3, в последнем начинает цир 10 15 20 25 30 35 40 45 50 55 кулировать логическая "1", Она устанавливает регистр 4, первый 33 и второй Зб регистры блоков 6 логики в"0"; ,разрешает запись и считываниеинформации с них, Импульс с первого20-1 выхода распределителя 3 устанавливает по установочным входам регистр 4 и первый 33 регистр первого6-1 блока логики в исходное нулевоесостояние. Разрешение на запись иразрядного кода с первой 1 к входнойклеммы 13 первого 6-1 блока логикидается импульсом с второго 20-2 выхода распределителя 3,В результате обработки этих двухвходных сигналов на выходе первого6-1 блока логики появляется информация о максимальном из них. Далее,посигналу с распределителя 3 происходит такой же процесс выделения на выходе второго 6-2 блока логики максимального иэ двух сигналов, а именно,сигнала на выходе первого 6-1 блокалогики и третьего из сравниваемыхсигналов, поступающего на входнуюклемму 13 второго 6-2 блока логики,ит.д. В результате на выходе (И)-гоблока логики появляется информация о максимальном из всех И входных сигна- лов, которая с второго выхода 17 (И) -го блока логики поступает на вход цифроаналогового преобразователя 8, на выходы которого появляется аналоговая форма максимального из И входных сигналов, В результате обработка информации с первого 1 б,третьего 18 и четвертого 19 выходов (И)-го блока логики происходит в блоке 7 иидицирующих сигналов. На первых 21 и вторых 22 индицирующих выходах появляется информация в форме логической "1" о номере канала и знаке максимального сигнала.Блок 6 логики предназначен для осуществления операции выделения максимального из двух сигналов, информация об одном из которых поступает на первый 9 и второй 10 входы блока 6 логики, а о втором сигнале - на входную клемму 13 блока 6 логики.На третий 14, четвертый 15, пятый 11 и шестой 12 входы блока 6 логики пос129 10 15 25 35 45 50 55 тупают координирующие сигналы с соответствующих выходов 20 распределителя 3.Управляющие сигналы компаратора 26 вырабатываются следующим образом. "Если код А, приходящий с второго входа 10 блока логики, больше чем код В, записанный в первом 33 регистре,.то на первом выходе компаратора 26 появляется единица, воздействующая на второй элемент И 28. В противном случае логическая единица появляется на третьем выходе компаратора 26 и воздействует на первый элемент И 27. В случае равенства сравниваемых кодов, единица возникает на втором выходе компаратора 26 и также воздействует на первый элемент И 27. Таким образом, на второй регистр 36 будет переписан наибольший или один из равных по модулю кодов сравниваемых сигналов. 9-й, 10-й и последующие разряды, определяющие номер канала, а также знаковый разряд, переписываются на второй регистр 36 вместе с кодом, выделенным, как максимальный по модулю.С второго регистра 36 (Б) блока 6 логики код модуля максимального сигнала подается на цифроаналоговый преобразователь 8, на выходе которого выделяется модуль максимального сигнала 11 з, в аналоговой форме.Блок 7 индицирующих сигналов предназначен для получения информации в форме логической единицы о номере сигнала с максимальным модулем и его знаке, Например, появление "1" на у.-м первом выходе 21 блоке 7 индицирующих сигналов означает,что -й сигнал максимален по модулю и его знак - положительный. Тот же сигнал на х-м втором выходе 22 означае-,что ь-й сигнал максимален по модулю и его знак - отрицательный.Цифровой код сигнала с первоговыхода 16 (Б) блока 6 логики подается на первый вход 25 блока 7 индицирующих сигналов, а следовательно, на дешифратор 40, на соответствующем выходе которого возникает логическая "1", которая в зависимости от наличия логической "1" на втором 23 или третьем 24 входах блока 7 индицирующих сигналов, определяемой знаком максимального сигнала, проходит через соответствующие первые 38 и вторые 39 элементы И на соответствующий 7004 4первый 21 или второй 22 индицируюшуте выходы.формула изобретения 1. Устройство для выделения максимального сигнала, содержащее регистр, распределитель, о т л и ч а ющ ее с я тем, что, с целью повышения функциональных возможностей засчет получения информации о знакемаксимального сигнала и аналоговойформы максимального сигнала, дополнительно введены генератор, первыйключ, цифроаналоговый преобразователь, блок индицирующих сигналов,соединенные блоки логики, второй выходпоследнего из которых соединен с входом цифроаналогового преобразователя,выход которого является аналоговым 20 выходом устройства, а первый, третийи четвертый выходы соединены соответственно с первым, вторым и третьим входами блока индицирующих сигналов, выход первого ключа, информационный вход которого является первым входом, соединен с информационным входом регистра, первый и второйвыходы которого соединены с соответствующими входами первого блока логики, шестой вход которого соединенс управляющим входом первого ключаи с вторым выходом распределителя,первый выход которого соединен с установочным входом регистра и пятымвходом первого блока логики, входраспределителя соединен с выходом генератора, а второй и третий выходы -соответственно с третьим и четвертыми входами первого блока логики,третий и четвертый входы каждого последующего блока логики соединены с соответствующими последующими двумя выходами распределителя, а пятый и шестой входы каждого последующего блока логики соединены соответственно с третьим и четвертым входами предыдущего блока логики.2, Устройство по п,1, о т л ич а ю щ е е с я тем, что блок логики содержит компаратор, шесть элементов И, два регистра, ключ, и два элемента ИЛИ, входная клемма блока логики через ключ соединена с входом первого регистра, установочный вход которого соединен с пятым входом блока логики, шестой вход которого соединен с управляющим входом ключа,первый вход блока логики соединен черезпоследовательно соединенные четвертый элемент И и первый элемент ИЛИс первым входом второго регистра,второй вход которого через последовательно соединенные второй элемент ИЛИи третий элемент И - с вторым входомблока логики и первым входом компаратора, второй вход которого соединенс входом пятого элемента И и с вторым выходом первого регистра, первый 10выход которого через шестой элемент Исоединен с вторым входом первого элемента ИЛИ, выход пятого элемента Исоединен с вторым входом элемента ИЛИ,третий вход блока логики соединенсустановочным входом второго регистра, первый, второй, третий и четвертый выходы которого соединены с соогветствующими выходами блока логики,четвертый вход которого через первый 20элемент И соединен с вторымн входамипятого и шестого элементов И, а через второй элемент И - с вторыми входами третьего и четвертого элементов И, первый выход компаратора соединен с вторым входом второго элемента И, а второй и третий выходы компаратора соединены с соответствующими входами первого элемента И.3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок индицирующих сигналов содержит дешифратор и 2 И элементов И, выходы М первых элементов И и выходы М вторых элементов И являются соответственно И первыми и И вторыми индицирующими выходами блока индицирующих сигналов, второй и третий входы которого соединены соответственно с первыми входами М вторых и И первых элементов И, вторые входы которых соединены с соответствующими Н выходами дешифратора, вход которого является первым входом блока индицирующих сигналов.1297004 Ч УХ Составитель Б, КирсановТехред А.Кравчук Корректор Г. Решетник Редакт асард каз 779/ Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектна Тираж 8 б 4 ВНИИПИ Государственного по делам изобретений 113035, Москва, Ж, Рауш